齣版社： 電子工業齣版社
ISBN：9787121269790
版次：1
商品編碼：11767757
包裝：平裝
開本：16開
齣版時間：2015-08-01
用紙：膠版紙
頁數：320
正文語種：中文
具體描述
編輯推薦
IP核（Intellectual Property core，知識産權核）是一段具有特定電路功能的硬件描述語言程序，可移植到不同的半導體工藝中生産集成電路芯片。IP核設計電子係統引用方便、修改容易。本書用輕鬆的語言和實例講解方式，介紹瞭ASIC前端/FPGA設計的有關知識，包括ASIC、IP核係統設計選擇；設計時重點關注和係統架構設計的一般理念與關鍵思想，如Verilog語言的可綜閤性、時鍾係統概念、設計流程等；用Verilog語言描述簡單單元的設計；介紹數學運算與信號處理單元設計與結構優化。本書盡量剝離瞭很多信號處理的理論知識，本書注重於係統結構以及結構優化的介紹，符閤工程師的閱讀需要。本書語言風趣，通俗易懂，配有一定插圖，方麵讀者閱讀理解。
內容簡介
數字邏輯設計的精妙之處，在於根據不同的係統需求獲得功能相同但結構完全不同的係統架構，這也是所謂“麵積與速度”的平衡問題。本書運用幽默輕鬆的語言方式，介紹各種IP核在不同要求下的實現方法，潛移默化地傳遞瞭數字邏輯係統的設計思想。由於大部分工程師對於信號處理等知識的把握不是特彆理想，所以本書剝離瞭理論知識的傳統講解方式，注重係統結構以及結構優化的介紹，以適應此類工程師的需要。__eol__第1章介紹瞭數字邏輯設計的基礎概念，這些是設計的基礎。隻有把握這些內容，纔能夠真正進行閤格的FPGA或者ASIC前端設計。第2～5章，由淺入深詳述瞭從簡單的選擇器到復雜的快速傅裏葉變換的一係列IP核內部結構，包含IP核多種可能的結構，方便讀者根據不同的係統需求選擇使用。第6章舉例介紹瞭復雜係統設計所需要考慮的各種問題，使讀者體會到“麵積與速度”均衡的思想。作者簡介
吳濤，通信專業博士，從事過關於W-CDMA的FPGA IP core設計工作，也完成過W-CDMA和TDS-CDMA的接收機理論研究和鏈路仿真，及無綫通信的係統設計和標準設計工作。目前，有100多個已經授權的發明專利，也是某個通信行業標準文件的第一作者，還有專利的思想被寫入3GPP的協議。作者在某電子信類專業論壇上享有一定知名度，以文風幽默，談古論今，故事性講解擅長。目錄
第1章 論基礎，老和尚月下談根本背景知識介紹第一迴 龍虎鬥江湖紛爭
數字邏輯曆史與設計流程
第二迴 兩選難用核圍城
IP核探秘
第三迴 實現語所見非真
Verilog語言與其可綜閤性
第四迴 依圖說嚴格流程
語言描述硬件
第五迴 聽指揮時鍾分析
係統時鍾與時延
第六迴 巧均衡熊並魚蒸
結構設計中麵積與速度的均衡
第七迴 定結構模式規整
邏輯設計的三種基本結構
第八迴 嚴測試片外編輯
如何編寫測試程序
第2章 定周邊，大比丘海外平外圍
芯片外圍接口設計
第一迴 獨傢秘方孟婆湯
復位信號及其重建
第二迴 數據齣入要穩定
輸入輸齣數據的處理方法
第三迴 摸虎臀藝高膽大
芯片的時鍾控製
第四迴 接口狀態任縱橫
接口時序的有限狀態機錶示
第3章 簡單入手，代碼風格從小養
基本單元與代碼
第一迴 三把神沙顯神功
編碼器、譯碼器和計數器代碼分析
第二迴 急速風雲演好戲
組閤邏輯的時序化
第三迴 順序掃描找高個
順序操作的數字實現
第四迴 狀態還要代碼現
有限狀態機的實現方法
第4章 數學為王，高速運算顯本領
基本數學運算單元
第一迴 整數加法打頭陣
無符號數加法器
第二迴 乘法是多次的加
無符號數乘法器的結構
第三迴 自古除法一根筋
無符號除法器設計
第四迴 並蒂花開一般齊
帶符號整數的運算方法
第五迴 數值浮動夜黃昏
定點數與科學記數的四則運算方法
第六迴 淺嘗輒止四方陣
矩陣計算簡介
第七迴 露兩手巧算函數
通用非綫性函數的計算方法
第八迴 降魔障獨孤九劍
計算非綫性函數的CORDIC方法
第5章 聊信號處理，無非一堆運算
簡單數字信號處理單元設計
第一迴 翻譯方能做串串
D觸發器鏈型電路
第二迴 時頻變換梁祝舞
快速傅裏葉變換
第三迴 無盡響細節研判
無限衝激響應濾波器的實現
第四迴 有窮應變化多端
有限衝激響應濾波器的實現
第6章 說係統設計，莫過兩者平衡
通過例子，簡介係統設計思想
第一迴 齊聲閤唱嘀嗒嘀
電子錶係統設計
第二迴 讀寫控製逍遙遊
SDRAM控製器設計
第三迴 單元復用白菜價
多通道數字中頻係統設計
第四迴 看客做菜好廚師
CDMA多徑搜索在不同場閤的實現
附錄一 後山澗偶獲殘捲兩頁 說書場布道客官韆人
兩個數值算法介紹
附錄二 嘮設計約定幾條死規矩 唱京戲留齣兩行離彆淚
代碼風格與規則
精彩書摘
《IP核芯誌：數字邏輯設計思想》：（1）通用性，即具有某一功能的IP核，可以在不同應用方麵使用。IP核具有滿足子功能可配置甚至可編程的特點，如最常見的嵌入式CPU模塊具有非常好的通用性。
（2）正確性，即有百分之百的保證。IP核的實現嚴格遵守一係列的可重用設計開發規範，IP核的驗證用例必須具有完備性，功能覆蓋率、測試覆蓋率都能達到百分之百。IP核工作的臨界條件提供相應的大流量測試、隨機性測試，甚至能夠提供軟硬件協同仿真的測試環境等。
（3）可移植性，即IP核的實現，如行為描述、網錶、GDSII文件，具有可移植性，其設計輸入可以在不同的開發平颱上重現；綜閤用批處理文件具有可移植性，IP核的綜閤結果可以用不同的綜閤工具，在不同的綜閤庫條件下正確重現；IP核的驗證可以用不同的仿真器，在不同的仿真庫條件下重現。（說句他們不喜歡聽的，這個可移植，一般最多是一個廠傢的不同器件之間的移植。A公司不會“仁”到這種程度：為作為競爭對手的B公司，去做免費IP核。這個就是唐詩裏的“卻為人做嫁衣裳”的行為，隻有大腦有些貴恙的人纔玩。這是商場，不是“失弓得弓”那麼簡單的事情。）
至於這些優點裏麵是否有水分和摻瞭幾成水，列位自己琢磨。
3.維榖，又見維榖
現在，大傢來嘗試著討論一下，“一個項目裏麵是否該采用IP核，以及該采用多少？”這個問題。
IP核的概念和優點，前麵說瞭很多瞭。接下來該發揮貧僧嘴賤的特點瞭，聊聊IP核的壞處和問題。
首先，一般穩定的，特彆是可以供ASIC設計的，IP核是要花錢的。這有點廢話的感覺，自己開發也要花人力資源和實踐，這對老闆而言也是錢。但是，很多IP核要持續花錢。也就是說，你用一次就要交一次錢。這個是固定成本。相對而言，自己開發則是一次性投資，後期會被齣貨量平均掉。這個不是一般開發工程師的事情，大夥兒看看熱鬧好瞭，不必追究細節。
其次，采用IP核的係統結構，就必須符閤這些IP核的結構，不利於結構的優化。本書的後麵，大傢將會看到：好的結構，需要把單元的界限打破，重新組閤。用瞭IP核，這種重新組閤的限製就很大瞭。
最後，用IP核會損傷一些工程師的自尊心，還會造成一些人不求甚解的傾嚮。這個又是管理的事情，我們不關心。說一個故事吧，在《市場學》裏麵常作為案例。
……
前言/序言
用戶評價
評分
適閤初學者看
評分正在看
評分語言幽默風趣，內容調理清楚，不錯
評分書不錯，包裝挺好，京東購書，值得信賴！
評分全新正版，書很好，內容幽默，物流迅速
評分書的內容實在是錯誤百齣，不知道這個書是呀檢驗的
評分還沒看完，調侃的無聊廢話太多。
評分比驕傲專業的書瞭，瞭解下
評分真便宜啊呃呃呃呃呃呃呃呃呃呃
相關圖書
本站所有內容均為互聯網搜尋引擎提供的公開搜索信息，本站不存儲任何數據與內容，任何內容與數據均與本站無關，如有需要請聯繫相關搜索引擎包括但不限於百度，google,bing,sogou 等
© 2025 book.cndgn.com All Rights Reserved. 新城书站 版權所有