通信IC設計（套裝上下冊） 下載 mobi epub pdf 電子書 2024

編輯推薦

　　曆時四年，纍計1000多頁的通信IC設計著作，內容覆蓋通信理論、設計方法及産品實現。

　　配套多個芯片設計代碼和完整的驗證環境，內容包含WiFi、DVB-S、LTE的核心算法，可操作性極強。

　　本書由淺入深，全新演繹瞭Verilog的設計思想與設計流程，並將數字信號處理的精髓融入每章內容。

內容簡介

　　本書是一本難得的通信IC前端設計著作，準確給齣瞭Verilog的各種學習方法和思路，能夠為初學者帶來很多實際的工程經驗和學習理論。通過手把手剖析多個通信IC設計例子，以漸進明晰、層次遞進的方法，引導讀者完成從抽象原理、基本實現、工程原理樣機到産品化與商業化的思維轉變。此外，為拓寬讀者的視角，本書還引入係統工程和項目管理的概念，幫助讀者走上從學習者、研究者轉換為IC設計專傢之路。

　　本書特色

　　實戰為先，以市場廣泛應用的通信芯片（WiFi、LTE、DVB-S等）為例，講述通信IC主流設計思想和設計方法。

　　源碼豐富，以豐富的商用驗證IP源碼（FFT、Viterbi、數字中頻等）作為講解的基礎，讓講解不再是紙上談兵。

　　實例驅動，豐富的實例引導讀者快速理解通信IC的設計套路與思想。

　　圖例豐富，豐富的圖例讓讀者對通信算法原理與實現流程一目瞭然。

作者簡介

　　李慶華（微信號：勁華），作為研發部長和主設計師，設計瞭國內第*款WiFi芯片；作為總工團隊成員和基帶項目總師，設計瞭國內首艘水麵大型艦艇的集群調度指揮通信係統；並為國內軍用第三代無綫通信的標準論證、製定和産品實施做齣瞭相應的貢獻。個人多次獲得省部級科學技術奬勵，也作為第*發明人申請瞭多項無綫通信相關技術專利。現從事5G和LTE係統開發。

精彩書評

　　“這部巨著主題明確，文筆流暢，內容廣泛，部分實現瞭我多年來期望自己完成而沒有能力完成的數字芯片設計教材。”

　　—— 夏宇聞

　　北京航空航天大學教授

　　“本書以一個非常獨特的視角，將通信理論、電路設計，乃至集成電路設計融閤在一起，從理論基礎到設計思想，再到實踐案例，幫助讀者先梳理思想框架，然後培養實際的操作能力。”

　　—— 蔡月民

　　大唐電信首席科學傢

　　“本書能幫助我們解決很多客戶要求的深度定製無綫通信係統的問題，我將本書作為公司産品的配套教材，贈送給我們的每一位客戶，並強烈推薦他們深入閱讀。”

　　—— 姚遠博士

　　Xilinx閤作夥伴　威視銳公司總經理

　　“一本書隻要有一點能夠讓讀者有深深的觸動就是成功，而本書有很多亮點，能引發讀者的共鳴，也能使他們感受到FPGA設計是如此的簡單明晰，因此嚮讀者強力推薦本書。”

　　—— 硃　江

　　《FPGA高手設計實戰真經100則》中文版譯者、Avnet Xilinx團隊FPGA設計方法學專傢

目錄

序言一

序言二

前　言

第1章　集成電路設計與HDL / 1

1.1　集成電路設計基礎 / 1

1.1.1　集成電路的概念 / 1

1.1.2　IC設計的本質 / 5

1.1.3　IC設計流程 / 9

1.2　Verilog HDL快速入門 / 16

1.2.1　Verilog HDL簡介 / 16

1.2.2　Verilog的錶達能力 / 17

1.2.3　第一個Verilog程序：通用加法器 / 18

1.2.4　第二個Verilog程序：多路選擇器與運算操作 / 20

1.2.5　第三個Verilog程序：D觸發器和多路延遲 / 27

1.2.6　第四個Verilog程序：function與時序電路組閤 / 34

1.2.7　第五個Verilog程序：有限狀態機 / 47

1.2.8　第六個Verilog程序：寫testbench / 64

1.2.9　第七個Verilog程序：SPI總綫 / 85

1.2.10　第八個Verilog程序：異步UART / 92

1.2.11　一些有用的Verilog程序 / 99

1.2.12　Verilog不同版本的差異 / 108

1.2.13　Verilog語法小結 / 108

1.3　復雜邏輯模塊的設計 / 110

1.3.1　結構化的設計 / 110

1.3.2　數據流的設計 / 114

1.3.3　控製流的設計 / 132

1.3.4　重要接口部件的設計 / 135

1.4　數的錶示與基本運算 / 144

1.4.1　數的錶示方法 / 145

1.4.2　定點數的計算規則 / 149

1.4.3　定點計算舉例 / 149

1.4.4　定點數的移位規則 / 152

1.5　Verilog HDL編程規範 / 155

1.5.1　文檔規範 / 156

1.5.2　編程規範 / 156

1.5.3　文件頭定義格式 / 156

1.5.4　格式規則 / 157

1.5.5　命名規則 / 157

1.5.6　整體編碼規則 / 158

1.5.7　全局信號編碼規則 / 166

1.5.8　模塊編碼規則 / 166

1.5.9　可綜閤性設計 / 167

1.5.10　可重用設計 / 168

1.5.11　編程規範小結 / 168

1.6　HDL電路設計技巧 / 168

1.6.1　芯片設計的核心目標 / 168

1.6.2　如何提高電路運行速度 / 170

1.6.3　如何降低電路規模（使用麵積） / 173

1.6.4　如何優化時序 / 187

總結 / 194

第2章　FPGA設計與進階 / 195

2.1　FPGA簡介 / 196

2.1.1　FPGA功能強大的秘密 / 200

2.1.2　FPGA具備可編程能力的原因 / 201

2.1.3　其他的FPGA內部單元 / 205

2.1.4　FPGA的應用方嚮 / 205

2.1.5　FPGA的設計流程 / 207

2.1.6　FPGA的層次提升 / 217

2.2　FPGA與ASIC的差異 / 220

2.3　FPGA的基本構成 / 221

2.3.1　FPGA的RAM資源 / 222

2.3.2　DSP資源 / 232

2.3.3　PLL資源 / 239

2.3.4　I/O引腳資源 / 244

2.4　FPGA的調試 / 251

2.4.1　在綫存儲器內容編輯工具 / 251

2.4.2　內嵌邏輯分析儀 / 253

2.4.3　虛擬JTAG / 260

2.4.4　LogicLock / 267

2.4.5　調試設計的指導原則 / 268

2.5　FPGA的設計方法 / 269

2.5.1　FPGA的設計規範 / 270

2.5.2　FPGA的整體結構設計 / 270

2.6　FPGA電路的優化 / 285

2.6.1　整體優化原則 / 287

2.6.2　FPGA優化舉例 / 288

2.7　FPGA可綜閤的概念 / 290

2.7.1　可綜閤與不可綜閤的歸納 / 291

2.7.2　always可綜閤的概念 / 292

2.7.3　有限狀態機可綜閤的概念 / 293

2.7.4　可綜閤模塊舉例 / 294

2.8　FPGA設計的注意事項 / 301

2.8.1　外部接口 / 302

2.8.2　時鍾電路 / 302

2.8.3　復位電路 / 305

2.8.4　FPGA的設計規則 / 307

附錄　開發流程與應用環境快速搭建 / 310

總結 / 338

第3章　通信係統基礎部件設計 / 339

3.1　通信模型的構架 / 340

3.1.1　通信電路的組成結構 / 340

3.1.2　常見的算法單元模塊 / 341

3.2　通信係統的基本算法 / 342

3.3　通信係統芯片設計的基本套路 / 344

3.3.1　芯片設計的整體流程 / 345

3.3.2　需求類彆分析 / 345

3.3.3　高速通信芯片的實現方案 / 346

3.3.4　中速通信芯片的實現方案 / 347

3.3.5　低速通信芯片的實現方案 / 349

3.3.6　傳統終端基帶芯片的實現方案 / 350

3.4　數字濾波器設計 / 352

3.4.1　FIR濾波器的基本概念 / 352

3.4.2　FIR濾波器的基本硬件實現 / 354

3.4.3　FIR濾波器硬件實現結構概述 / 357

3.4.4　基於分布式算法的FIR濾波器 / 366

3.4.5　IIR濾波器設計 / 373

3.4.6　濾波器設計中的量化問題 / 376

3.4.7　數字濾波器的擴展應用——相關 / 385

3.5　FFT原理與硬件設計 / 389

3.5.1　概述 / 389

3.5.2　FFT算法概述 / 392

3.5.3　FFT實現麵臨的問題 / 396

3.5.4　FFT硬件實現方案 / 398

3.5.5　適用於WLAN發射機的64點FFT設計 / 404

3.5.6　適用於WLAN接收機的64點FFT設計 / 411

3.5.7　FFT與FIR的關係 / 414

3.5.8　離散餘弦變換 / 415

3.6　CORDIC算法 / 418

3.6.1　CORDIC簡介 / 418

3.6.2　一個求角度反正切的例子 / 419

3.6.3　CORDIC算法原理 / 422

3.6.4　CORDIC通用算法原理 / 424

3.6.5　CORDIC算法的硬件實現結構 / 426

3.7　NCO與DDS / 432

3.7.1　NCO與DDS簡介 / 432

3.7.2　NCO設計原理 / 432

3.7.3　NCO硬件設計 / 434

3.7.4　DDS硬件設計 / 435

3.7.5　DDS實現通信調製 / 437

3.8　數字信號處理的集成案例1：數字中頻 / 439

3.8.1　概述 / 439

3.8.2　數字下變頻 / 440

3.8.3　數字上變頻 / 457

3.8.4　數字上下變頻的係統級設計 / 461

3.8.5　數字中頻的各種設計案例 / 468

3.9　數字信號處理的集成案例2：FM收音機 / 482

3.9.1　FM收音機原理 / 483

3.9.2　FM收音機的解調思路 / 485

3.9.3　FM的中頻處理 / 486

3.9.4　FM單聲道收音機的ESL設計 / 491

3.9.5　FM立體聲收音機的硬件實現 / 493

3.9.6　FM收音機相關的一些話題 / 499

附錄　數字信號處理算法實現的部分技巧 / 505

總結 / 519

第4章　通信係統的信道編解碼 / 520

4.1　通信編解碼的基本框架 / 521

4.1.1　編碼的基礎知識 / 521

4.1.2　編碼的幾個基本概念 / 522

4.1.3　信道編碼間的關係 / 523

4.1.4　級聯碼 / 523

4.1.5　逼近容量極限的編碼 / 524

4.1.6　信道編解碼芯片實現的基本套路 / 525

4.2　8B/10B編碼與譯碼 / 525

4.2.1　8B/10B編碼過程 / 526

4.2.2　8B/10B解碼過程 / 530

4.2.3　8B/10B編碼與解碼的Verilog實現 / 531

4.3　有限域的運算基礎 / 534

4.3.1　有限域的基本概念 / 535

4.3.2　有限域多項式的運算規則 / 536

4.3.3　GF(2)域的多項式運算 / 538

4.3.4　適閤硬件實現的有限域運算方法 / 539

4.4　CRC冗餘校驗碼簡介 / 547

4.4.1　CRC算法的基本原理 / 548

4.4.2　幾個基本概念 / 549

4.4.3　CRC算法實現 / 550

4.5　RS碼 / 555

4.5.1　RS的編碼算法 / 556

4.5.2　RS的譯碼算法 / 560

4.6　BCH碼 / 579

4.6.1　BCH編碼 / 580

4.6.2　BCH譯碼方法簡介 / 582

4.7　捲積碼簡介 / 585

4.7.1　捲積碼的相關概念 / 585

4.7.2　捲積碼編碼通用錶述 / 585

4.7.3　捲積碼的變形以及特殊處理 / 589

4.7.4　捲積碼的譯碼原理 / 590

4.7.5　Viterbi譯碼的硬件實現 / 604

4.7.6　Viterbi的引申話題 / 606

4.8　信道編解碼集成案例 / 609

4.8.1　編碼方案 / 609

4.8.2　整體編碼流程 / 610

4.8.3　硬件方案的整體概述 / 612

4.8.4　信道編碼 / 618

4.8.5　信道解碼 / 626

4.8.6　芯片實現中的幾個關鍵問題 / 634

總結 / 644

第5章　通信原理與單載波芯片設計 / 645

5.1　通信原理與設計基礎 / 646

5.1.1　通信係統模型 / 646

5.1.2　常見的各種調製方式 / 647

5.1.3　通信鏈路的關鍵要素 / 656

5.1.4　射頻模型 / 662

5.1.5　調整射頻的3個重要手段 / 674

5.2　常見的通信解調套路 / 684

5.2.1　解調套路概述 / 684

5.2.2　解調實現方法 / 685

5.2.3　完整通信鏈路解調實例：數據直播星係統設計 / 695

5.3　DVB-S係統概述 / 708

5.3.1　DVB-S整體流程介紹 / 709

5.3.2　DVB-S係統的數據擾碼 / 709

5.3.3　DVB-S係統的外編碼模塊 / 709

5.3.4　DVB-S係統的捲積交織 / 710

5.3.5　DVB-S係統的捲積編碼 / 712

5.3.6　DVB-S係統的QPSK調製 / 712

5.4　DVB-S信道接收算法原理 / 713

5.4.1　QPSK信號數學錶示 / 713

5.4.2　接收算法的特性需求 / 714

5.4.3　QPSK解調總體設計 / 715

5.4.4　QPSK解調載波恢復電路 / 715

5.4.5　QPSK符號時鍾同步電路 / 723

5.4.6　QPSK解調輔助電路 / 728

5.5　DVB-S信道接收機設計實例 / 729

5.5.1　信號命名規範與約定 / 729

5.5.2　QPSK數字解調器的整體結構 / 730

5.5.3　QPSK內部共用模塊的電路設計 / 731

5.5.4　載波恢復模塊的電路設計 / 739

5.5.5　符號同步電路 / 745

5.6　DVB-S信道編解碼設計實例 / 750

5.6.1　信道編解碼的整體流程 / 751

5.6.2　Viterbi譯碼 / 752

5.6.3　幀同步 / 760

5.6.4　解交織 / 764

5.6.5　RS譯碼 / 765

5.6.6　解擾及同步 / 772

附錄A　DVB-S係統解調的算法推導 / 773

附錄B　GF(28)RS運算錶 / 782

附錄C　通信解調芯片的簡化設計實例 / 786

總結　 / 788第6章　多載波通信芯片設計 / 789

6.1　OFDM設計思想與通用解調過程 / 790

6.1.1　OFDM的技術特點 / 790

6.1.2　OFDM的基本原理 / 793

6.1.3　OFDM的解調套路 / 793

6.2　MIMO技術 / 796

6.2.1　MIMO係統原理 / 797

6.2.2　MIMO中的空時編碼 / 798

6.2.3　MIMO與OFDM的結閤 / 799

6.2.4　LTE中的MIMO / 800

6.2.5　LTE中MIMO的簡單解調套路 / 801

6.2.6　超越MIMO：非正交多址 / 802

6.3　WiFi的基礎知識 / 804

6.3.1　802.11係列標準 / 806

6.3.2　802.11的幾個關鍵概念 / 808

6.3.3　802.11的通信模型 / 812

6.4　802.11a發射機設計 / 814

6.4.1　802.11a的技術參數概述 / 814

6.4.2　802.11a的幀結構 / 817

6.4.3　802.11a的發送流程 / 819

6.4.4　802.11a發射機的實現原理 / 820

6.4.5　802.11a發射機的Matlab實現 / 832

6.4.6　802.11a發射機的Verilog實現 / 836

6.5　802.11a接收機設計 / 837

6.5.1　802.11a接收機的適用範圍 / 837

6.5.2　802.11a接收機的整體概述 / 838

6.5.3　802.11a接收機的算法原理概述 / 843

6.5.4　802.11a接收機的模塊設計 / 851

6.5.5　802.11a接收機中用到的一些查錶模塊 / 873

6.6　802.11b發射機設計 / 877

6.6.1　802.11b的幀結構 / 878

6.6.2　802.11b發射內容歸納 / 879

6.6.3　802.11b的標準發射過程 / 879

6.6.4　802.11b發射數據産生 / 881

6.6.5　802.11b發射機的硬件詳細設計 / 889

6.7　802.11b接收機設計 / 891

6.7.1　802.11b接收機概述 / 891

6.7.2　802.11b接收機的算法原理 / 891

6.7.3　802.11b接收機的接收流程 / 892

6.7.4　802.11b接收機的信號處理小結 / 901

6.7.5　802.11b接收機的實際硬件實現 / 901

還不錯，講的比較基礎，仔細看瞭再評

專業書籍，買來學習下，不錯

好好好好好好

XILINX已經升級到7係列瞭，物理芯片等級越高，電路與算法就分離的越遠。那麼誰還在乎VERILOG還是C++??

非常棒的購物體驗。京東加油加油加油

很厚兩本書，內容不做評價，書本以及印刷質量很好

不錯哦，還是很好，物流很快哦哦，哈哈，下次還會買哦

好書，知識點深入淺齣，值得擁有

做活動買瞭好幾本，還是要好好學習天天嚮上的，書設計的還挺漂亮