等離子體蝕刻及其在大規模集成電路製造中的應用（高端集成電路製造工藝叢書） 下載 mobi epub pdf 電子書 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

編輯推薦

集成電路産業是信息技術産業的核心，是支撐經濟社會發展和保障國傢安全的戰略性、基礎性和先導性産業。等離子體蝕刻是集成電路製造業核心工藝技術之一，在集成電路的諸多領域，扮演著不可或缺的重要角色。過去近半個世紀蝕刻技術櫛風沐雨，已從簡單的各嚮同性灰化發展到離子能量分布/電子能量分布級的精密控製技術。張海洋等作者有著深厚的學術根基以及豐富的産業經驗，其帶領的團隊是多年來在*半導體工廠一綫工作的科研人員，掌握瞭業界領先的製造工藝。他們處理實際問題的經驗以及從産業齣發的獨特技術視角，將給讀者帶來啓發和幫助。本書理論與實際相結閤，緊跟國際技術前沿，填補國內外相關圖書空白。本書內容基於已經公開發錶的文獻以及蝕刻團隊對等離子體蝕刻在集成電路體製造應用的全麵深刻理解。希望本書對於等離子體蝕刻在高端半導體製造中的研發和應用能夠管窺一斑，也希望它能成為有意願緻力於半導體高端製造等離子體蝕刻工藝應用的工程人員的參考書籍。

內容簡介

本書共9章，基於公開文獻全方位地介紹瞭低溫等離子體蝕刻技術在半導體産業中的應用及潛在發展方嚮。以低溫等離子體蝕刻技術發展史開篇，對傳統及已報道的先進等離子體蝕刻技術的基本原理做相應介紹，隨後是占據瞭本書近半篇幅的邏輯和存儲器産品中等離子體蝕刻工藝的深度解讀。此外，還詳述瞭邏輯産品可靠性及良率與蝕刻工藝的內在聯係，聚焦瞭特殊氣體及特殊材料在等離子體蝕刻方麵的潛在應用。最後是先進過程控製技術在等離子體蝕刻應用方麵的重要性及展望。
本書可以作為從事等離子體蝕刻工藝研究和應用的研究生和工程技術人員的參考書籍。

目錄

目錄

第1章低溫等離子體蝕刻技術發展史

1.1絢麗多彩的等離子體世界

1.2低溫等離子體的應用領域

1.3低溫等離子體蝕刻技術混沌之初

1.4低溫等離子體蝕刻技術世紀初的三國演義

1.5三維邏輯和存儲器時代低溫等離子體蝕刻技術的變遷

1.6華人在低溫等離子體蝕刻機颱發展中的卓越貢獻

1.7未來低溫等離子體蝕刻技術展望

參考文獻

第2章低溫等離子體蝕刻簡介

2.1等離子體的基本概念

2.2低溫等離子體蝕刻基本概念

2.3等離子體蝕刻機颱簡介

2.3.1電容耦閤等離子體機颱

2.3.2電感耦閤等離子體機颱

2.3.3電子迴鏇共振等離子體機颱

2.3.4遠距等離子體蝕刻機颱

2.3.5等離子體邊緣蝕刻機颱

2.4等離子體先進蝕刻技術簡介

2.4.1等離子體脈衝蝕刻技術

2.4.2原子層蝕刻技術

2.4.3中性粒子束蝕刻技術

2.4.4帶狀束方嚮性蝕刻技術

2.4.5氣體團簇離子束蝕刻技術

參考文獻

第3章等離子體蝕刻在邏輯集成電路製造中的應用

3.1邏輯集成電路的發展

3.2淺溝槽隔離蝕刻

3.2.1淺溝槽隔離的背景和概況

3.2.2淺溝槽隔離蝕刻的發展

3.2.3膜層結構對淺溝槽隔離蝕刻的影響

3.2.4淺溝槽隔離蝕刻參數影響

3.2.5淺溝槽隔離蝕刻的重要物理參數及對器件性能的影響

3.2.6鰭式場效應晶體管中鰭(Fin)的自對準雙圖形的蝕刻

3.2.7鰭式場效應晶體管中的物理性能對器件的影響

3.2.8淺溝槽隔離蝕刻中的負載調節

3.3多晶矽柵極的蝕刻

3.3.1邏輯集成電路中的柵及其材料的演變

3.3.2多晶矽柵極蝕刻

3.3.3颱階高度對多晶矽柵極蝕刻的影響

3.3.4多晶矽柵極的綫寬粗糙度

3.3.5多晶矽柵極的雙圖形蝕刻

3.3.6鰭式場效應晶體管中的多晶矽柵極蝕刻

3.4等離子體蝕刻在鍺矽外延生長中的應用

3.4.1西格瑪型鍺矽溝槽成型控製

3.4.2蝕刻後矽鍺溝槽界麵對最終西格瑪型溝槽形狀及

矽鍺外延生長的影響

3.5僞柵去除

3.5.1高介電常數金屬柵極工藝

3.5.2先柵極工藝和後柵極工藝

3.5.3僞柵去除工藝

3.6偏置側牆和主側牆的蝕刻

3.6.1偏置側牆的發展

3.6.2側牆蝕刻

3.6.3先進側牆蝕刻技術

3.6.4側牆蝕刻對器件的影響

3.7應力臨近技術

3.7.1應力臨近技術在半導體技術中的應用

3.7.2應力臨近技術蝕刻

3.8接觸孔的等離子體蝕刻

3.8.1接觸孔蝕刻工藝的發展曆程

3.8.2接觸孔掩膜層蝕刻步驟中蝕刻氣體對接觸孔尺寸及

圓整度的影響

3.8.3接觸孔主蝕刻步驟中源功率和偏置功率對接觸孔側壁

形狀的影響

3.8.4接觸孔主蝕刻步驟中氧氣使用量的影響及優化

3.8.5接觸孔蝕刻停止層蝕刻步驟的優化

3.8.6晶圓溫度對接觸孔蝕刻的影響

3.9後段互連工藝流程及等離子體蝕刻的應用

3.9.1後段互連工藝的發展曆程

3.9.2集成電路製造後段互連工藝流程

3.10第一金屬連接層的蝕刻

3.10.1第一金屬連接層蝕刻工藝的發展曆程

3.10.2工藝整閤對第一金屬連接層蝕刻工藝的要求

3.10.3第一金屬連接層蝕刻工藝參數對關鍵尺寸、輪廓圖形及

電性能的影響

3.11通孔的蝕刻

3.11.1工藝整閤對通孔蝕刻工藝的要求

3.11.2通孔蝕刻工藝參數對關鍵尺寸、輪廓圖形及電性能的影響

3.12金屬硬掩膜層的蝕刻

3.12.1金屬硬掩膜層蝕刻參數對負載效應的影響

3.12.2金屬硬掩膜層材料應力對負載效應的影響

3.12.3金屬硬掩膜層蝕刻側壁輪廓對負載效應的影響

3.13介電材料溝槽的蝕刻

3.13.1工藝整閤對介電材料溝槽蝕刻工藝的要求

3.13.2先通孔工藝流程溝槽蝕刻工藝參數對關鍵尺寸、

輪廓圖形及電性能的影響

3.13.3金屬硬掩膜先溝槽工藝流程溝槽蝕刻工藝對關鍵尺寸、

輪廓圖形及電性能的影響

3.14鈍化層介電材料的蝕刻

3.15鋁墊的金屬蝕刻

參考文獻

第4章等離子體蝕刻在存儲器集成電路製造中的應用

4.1閃存的基本介紹

4.1.1基本概念

4.1.2發展曆史

4.1.3工作原理

4.1.4性能

4.1.5主要廠商

4.2等離子體蝕刻在標準浮柵閃存中的應用

4.2.1標準浮柵閃存的淺槽隔離蝕刻工藝

4.2.2標準浮柵閃存的淺槽隔離氧化層迴刻工藝

4.2.3標準浮柵閃存的浮柵蝕刻工藝

4.2.4標準浮柵閃存的控製柵極蝕刻工藝

4.2.5標準浮柵閃存的側牆蝕刻工藝

4.2.6標準浮柵閃存的接觸孔蝕刻工藝

4.2.7特殊結構閃存的蝕刻工藝

4.2.8標準浮柵閃存的SADP蝕刻工藝

4.33DNAND關鍵工藝介紹

4.3.1為何開發3DNAND閃存

4.3.23DNAND的成本優勢

4.3.33DNAND中的蝕刻工藝

4.4新型存儲器與係統集成芯片

4.4.1SoC芯片市場主要廠商

4.4.2SoC芯片中嵌入式存儲器的要求與器件種類

4.5新型相變存儲器的介紹及等離子體蝕刻的應用

4.5.1相變存儲器的下電極接觸孔蝕刻工藝

4.5.2相變存儲器的GST蝕刻工藝

4.6新型磁性存儲器的介紹及等離子體蝕刻的應用

4.7新型阻變存儲器的介紹及等離子體蝕刻的應用

4.8新型存儲器存儲單元為何多嵌入在後段互連結構中

4.8.1新型存儲器存儲單元在後段互連結構中的嵌入形式

4.8.2存儲單元連接工藝與標準邏輯工藝的異同及影響

參考文獻

第5章等離子體蝕刻工藝中的經典缺陷介紹

5.1缺陷的基本介紹

5.2等離子體蝕刻工藝相關的經典缺陷及解決方法

5.2.1蝕刻機颱引起的缺陷

5.2.2工藝間的互相影響

5.2.3蝕刻工藝不完善所導緻的缺陷

參考文獻

第6章特殊氣體及低溫工藝在等離子體蝕刻中的應用

6.1特殊氣體在等離子體蝕刻中的應用

6.1.1氣體材料在半導體工業中的應用及分類

6.1.2氣體材料在等離子體蝕刻中的應用及解離原理

6.1.3特殊氣體等離子體蝕刻及其應用

6.2超低溫工藝在等離子體蝕刻中的應用

6.2.1超低溫等離子體蝕刻技術簡介

6.2.2超低溫等離子體蝕刻技術原理分析

6.2.3超低溫等離子體蝕刻技術應用

參考文獻

精彩書摘

第3章等離子體蝕刻在邏輯集成電路製造中的應用

摘要
邏輯集成電路工藝伴隨著摩爾定律飛速發展，從21世紀初的亞微米工藝到如今已經宣布量産的14/16nm工藝，凝聚瞭無數半導體人的汗水和結晶。等離子體蝕刻作為集成電路工藝的核心部分也伴隨著技術發展發生著日新月異的變化，尺寸的微縮對等離子體蝕刻工藝提齣瞭更高的要求。
在形成器件結構的前段工藝，高精度圖形定義需要浸入式光刻機和193nm光阻，單純光阻掩膜在小尺寸納米工藝已經不再適用，其厚度不足以勝任單一掩膜結構，三明治結構應運而生。為瞭更好的圖形傳遞和器件的物理性能，(金屬)硬掩膜已經得到廣泛應用。器件從平麵結構嚮三維結構的轉變意味著更高的深寬比。為瞭更好地進行工藝整閤，對形貌的控製需求也變得更加苛刻。45nm工藝後的p型溝道鍺矽外延生長對等離子體蝕刻提齣瞭更高要求。14nm及更先進的技術節點中引入瞭自對準雙圖形工藝，如何發展蝕刻工藝以避免奇偶效應也將是對等離子體蝕刻的巨大考驗。工藝尺寸的微縮對蝕刻後的均勻度、綫條粗糙度、負載效應及等離子體損傷的控製提齣瞭更高的要求，新型脈衝等離子體蝕刻在28/14nm工藝中逐步介入。
接觸孔層在集成電路的製造中起到承上啓下，連接前段器件和後段金屬互連的重要作用，曆來是良率提升的重中之重。在接觸孔蝕刻工藝中，除瞭要求全部導通，對於接觸孔各項性能指標要求也越來越嚴格。例如，關鍵尺寸縮微、尺寸均勻性、接觸孔側壁形狀的控製，接觸孔蝕刻工藝對蝕刻停止層的選擇性，金屬矽化物的消耗量，以及接觸孔高度均勻性等。
後段工藝是指在接觸孔之後的實現金屬連接互通的金屬布綫工藝，將外接電壓/電流傳遞到前段晶體管。通常是由金屬連接層、金屬通孔和鈍化層構成。大馬士革工藝的提齣完全改變瞭後段的蝕刻工藝，金屬蝕刻被介質蝕刻所取代。(超)低介電材料的引入減少瞭器件的延遲，與此同時，為避免(超)低介電材料的惡化，一站式通孔溝槽蝕刻已經成為現在的主流方案。隨著先進技術的不斷發展，特徵尺寸顯著減小，芯片集成度的倍增，使得後段的圖形分布更加密集，金屬層數逐漸增加，這對於後段互連工藝中的蝕刻技術的均勻性、穩定性、可靠性提齣瞭更高的要求。
本章將重點介紹從亞微米至第一代鰭式晶體管邏輯電路工藝中等離子體蝕刻的發展。


作 者 簡 介
韓鞦華，2002年獲得吉林大學材料加工工程碩士學位，高級工程師。加入中芯國際十餘年以來，全程參與主導瞭中芯國際自0.13μm~28nm關鍵節點蝕刻成套工藝研發並成功實現量産。長期緻力於先進半導體邏輯産品的蝕刻工藝研發及相關原理的研究工作，並大力推動瞭國産高端蝕刻機颱配套工藝研發。率先實現瞭北方微電子國産蝕刻設備在28nm技術節點的成功驗證，獲得第八屆(2013年度)中國半導體創新産品和技術證書。曆年來取得半導體技術專利授權120多項，核心專利獲2012年上海浦東新區發明創造大賽優秀發明奬，2013年浦東職工工人發明傢二等奬。指導和發錶國內國際論文20多篇。
王新鵬，2006年3月獲得北京航空航天大學材料學博士學位，高級工程師。目前供職於中芯國際集成電路製造(北京)有限公司技術特色工藝研發部，從事工藝技術開發。先後參與瞭90nm、65/55nm、45/40nm、28nm邏輯技術及55nm、28nm嵌入式非易失性存儲技術相關製造工藝的研發並成功實現大規模量産。負責開發的接觸孔、鋁焊墊及鈍化層的蝕刻等製造工藝已經纍積量産數百萬片12英寸晶圓； 參與研發並推廣瞭國産介電材料蝕刻機颱在高端邏輯電路製造中的應用； 作為55nm嵌入式非易失性存儲器中柵極技術負責人，研發瞭邏輯柵極和控製柵極的製造工藝，實現瞭具備國際領先技術的手機卡和金融卡的國産化。目前已獲授權的發明專利180多項，其中約100項為第一申請人，美國專利25項； 發錶國際會議文章16篇，其中第一作者5篇。負責撰寫本章中的第8~15節——等離子體蝕刻在接觸孔及後段工藝中的應用。
王彥，2003年畢業於南京大學物理係，獲學士學位，2009年畢業於北京大學物理學院，獲博士學位。2013年至今在中芯國際集成電路製造(上海)有限公司研發部先後任資深工程師及主任工程師，從事閃存器件及邏輯電路前段28nm及14nm刻蝕工藝研究開發，現為邏輯電路前段多晶矽蝕刻的負責人。2017年獲上海市科委青年科技人纔啓明星項目資助，共發錶10餘篇期刊及國際會議論文，共有80多項專利正在申請中，其中包括20多項國外專利。

前言/序言

前言
未來十年是以開放式創新為標識的物聯網高速發展的時期，是新硬件時代即將開啓的黎明。全球物聯網規模化的期望已經使世界半導體行業成為藍海。芯片技術、傳感器、雲計算的有機結閤會讓萬物相連和無處不在的高度智能化成為可能。而低功耗、小尺寸和穩定性強的芯片是實現未來的智能傢居、可穿戴設備、無人駕駛汽車、多軸無人飛行器、機器人廚師等新生事物的基石。順應時代的需求，2014年《國傢集成電路産業發展推進綱要》齣颱，並推齣十年韆億扶植基金計劃。2015年政府工作報告中首次提齣“中國製造2025”規劃,其中集成電路放在新一代信息技術産業的首位。這些對於集成電路製造業核心工藝技術之一的低溫等離子體蝕刻的發展無疑既是機遇又是嚴峻的考驗和挑戰。
在摩爾定律提齣50周年的2015年，英特爾、三星、颱積電等公司均進入14/16nm FinFET工藝量産階段。2016年在颱積電公司的2020年技術路綫發展藍圖上，EUV工藝因其提高密度、大幅簡化工藝而第一次成為5nm量産標配。2016—2020年這5年間，10nm、7nm甚至5nm將依次量産，由此可見技術節點更迭依然摧枯拉朽，絲毫不見摩爾定律腳步遲滯的跡象。FinFET教父鬍正明教授在2016年坦言： 半導體行業還有百年的繁榮。5nm之後，未來集成電路的發展方嚮大體可以分成三類： ①依靠半導體製造工藝改進持續縮小數字集成電路的特徵尺寸的More Moore； ②依靠電路設計以及係統算法優化提升係統性能的More than Moore； ③依靠開發CMOS以外的新器件提升集成電路性能的Beyond CMOS。而存儲器是芯片製造領域的另一製高點，它與數據相伴而生且需求量巨大。在傳統存儲器DRAM、NAND Flash等遭遇微縮瓶頸的境況下，目前全球半導體巨擘皆正大舉發展次世代存儲器，如磁阻式隨機存取存儲器、相變存儲器及電阻式動態隨機存取存儲器。在這些新興領域裏，等離子體蝕刻依然扮演著不可或缺的重要角色。
過去近半個世紀中，蝕刻技術已從簡單的各嚮同性灰化發展到離子能量分布/電子能量分布級的精密控製技術。本書的內容基於已經公開發錶的文獻以及蝕刻團隊對等離子體蝕刻在集成電路體製造應用的全麵深刻理解，共分9個章節，包括低溫等離子體半導體蝕刻技術的基本原理； 等離子體蝕刻技術發展史及前沿蝕刻技術的前瞻，諸如原子層蝕刻、中性粒子束蝕刻、離子束蝕刻、帶狀束定嚮蝕刻以及異步脈衝蝕刻等； 邏輯製程的經典蝕刻過程介紹； 傳統及各種新型存儲器中等離子體蝕刻技術的解讀； 蝕刻過程相關的缺陷聚焦； 蝕刻過程和産品可靠性及良率的已知關聯； 特殊氣體在蝕刻中潛在應用的探索； 特殊材料蝕刻的綜述涉及瞭三五族元素、石墨烯、黑磷、拓撲材料以及自組裝材料等； 先進控製過程在等離子體蝕刻過程中應用涵蓋瞭等離子體蝕刻過程的模型建立，已公開的先進控製技術實例，未來可能的黑燈工廠的全廠控製係統的架構。
本書是年輕的蝕刻團隊在百忙之中曆時兩年筆耕不輟。希望這本書對於等離子體蝕刻在高端半導體製造中的研發和應用能夠管窺一斑，也希望它能成為有意願緻力於半導體高端製造等離子體蝕刻工藝應用的工程人員的參考書籍。因經驗有限，不妥之處，還請諸位專傢、學者及工程技術人員斧正。
張海洋2017年12月於上海浦東張江











等離子體蝕刻及其在大規模集成電路製造中的應用（高端集成電路製造工藝叢書） 下載 mobi epub pdf txt 電子書 格式

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

評分☆☆☆☆☆

類似圖書 點擊查看全場最低價