店铺： 文轩网旗舰店
出版社： 北京航空航天大学出版社
ISBN：9787811242133
商品编码：1026344407
出版时间：2009-08-01
具体描述
作 者:石朝林 编著 著作 定 价:49 出 版 社:北京航空航天大学出版社 出版日期:2009年08月01日 页 数:464 装 帧:平装 ISBN:9787811242133 ●第1章 CPU架构
●1.1 概述
●1.2 编程者模型(Programmer’sModel)
●1.2.1 工作寄存器堆
●1.2.2 影子寄存器(ShadowRegister)
●1.2.3 未初始化的w寄存器的复位
●1.3 软件堆栈(SoftwareStack)
●1.3.1 软件堆栈示例
●1.3.2 W14软件堆栈帧指针
●1.3.3 堆栈指针上溢(Overflow)和下溢(Underflow)
●1.4 与核心相关的寄存器
●1.4.1 状态寄存器(SR)
●1.4.2 核心控制寄存器(CORCON)
●1.4.3 其他CPU控制寄存器
●1.5 算术逻辑部件(ALU)
●1.6 DSP引擎
●1.6.1 累加器(Accumulators)
●1.6.2 乘法器(MultipIier)
●1.6.3 累加器与加法器
●1.6.4 舍人逻辑(RoundLogic)
●部分目录
本书可作为工程技术人员迅速掌握dsPIC30F／33F系列16位数字信号控制器开发技术的实用参考书。 石朝林 编著 著作 石朝林，毕业于哈尔滨理工大学电机系电气自动化专业.后进修于清华大学电子系电子技术与计算机技术专业。毕业后在北京机械工业学院先后担任精密仪器系和自动化系实验员、实验室主任职务。后就职于香港科汇北京办事处负责8位、32位处理器技术支持。目前就职于微芯科技北京办事处.担任主任工程师，主要负责Mcu类产品技术支持。 作者有累计17年嵌入式系统工程设计经验，组织和参加过多个涉及MCu和模拟电路的技术开发项目，具有比较丰富的开发经验。 **章 CPU架构
1.1 概述
dsPIC30F系列的CPU采用了改良型哈佛架构，其数据总线和程序总线是独立的，这样有效地消除了数据传输的瓶颈。说它是改良型哈佛结构，主要在于：数据总线宽度为16位，程序总线宽度为24位；程序区和数据区也可以交换数据（PSV、表读/表写）等。同时该芯片包含了强大的DSP引擎支持，拥有一个增强功能的指令集，为数字信号处理提供了硬件支持。由于CPU拥有24位宽度的程序指令字，指令字带有长度可变的操作码字段。程序计数器（PC）的长度为23位，其*低位强制为0，因此可以寻址高达4M×24位的用户程序存储器空间。单周期指令和预取机制可以提供*大程度的吞吐量。除了改变程序流的指令（比如GOT等
●1.1 概述
●1.2 编程者模型(Programmer’sModel)
●1.2.1 工作寄存器堆
●1.2.2 影子寄存器(ShadowRegister)
●1.2.3 未初始化的w寄存器的复位
●1.3 软件堆栈(SoftwareStack)
●1.3.1 软件堆栈示例
●1.3.2 W14软件堆栈帧指针
●1.3.3 堆栈指针上溢(Overflow)和下溢(Underflow)
●1.4 与核心相关的寄存器
●1.4.1 状态寄存器(SR)
●1.4.2 核心控制寄存器(CORCON)
●1.4.3 其他CPU控制寄存器
●1.5 算术逻辑部件(ALU)
●1.6 DSP引擎
●1.6.1 累加器(Accumulators)
●1.6.2 乘法器(MultipIier)
●1.6.3 累加器与加法器
●1.6.4 舍人逻辑(RoundLogic)
●部分目录
内容简介
本书可以称作16位DsC的“入门篇”。侧重于dsPIc30F／33F系列16位数字信号控制器的基础知识和相关实际工程经验的介绍。针对这一系列McU的架构、外设、存储器模式、寻址模式、开发工具等进行循序渐进、深入浅出的介绍，从入门到精通再到实战。提供了关于数字滤波、FFT等实战范例，帮助工程师系统学习和研究，同时把指令集以简洁的表格形式呈现在读者面前，方便编程时迅速准确查找。本书可作为工程技术人员迅速掌握dsPIC30F／33F系列16位数字信号控制器开发技术的实用参考书。 石朝林 编著 著作 石朝林，毕业于哈尔滨理工大学电机系电气自动化专业.后进修于清华大学电子系电子技术与计算机技术专业。毕业后在北京机械工业学院先后担任精密仪器系和自动化系实验员、实验室主任职务。后就职于香港科汇北京办事处负责8位、32位处理器技术支持。目前就职于微芯科技北京办事处.担任主任工程师，主要负责Mcu类产品技术支持。 作者有累计17年嵌入式系统工程设计经验，组织和参加过多个涉及MCu和模拟电路的技术开发项目，具有比较丰富的开发经验。 **章 CPU架构
1.1 概述
dsPIC30F系列的CPU采用了改良型哈佛架构，其数据总线和程序总线是独立的，这样有效地消除了数据传输的瓶颈。说它是改良型哈佛结构，主要在于：数据总线宽度为16位，程序总线宽度为24位；程序区和数据区也可以交换数据（PSV、表读/表写）等。同时该芯片包含了强大的DSP引擎支持，拥有一个增强功能的指令集，为数字信号处理提供了硬件支持。由于CPU拥有24位宽度的程序指令字，指令字带有长度可变的操作码字段。程序计数器（PC）的长度为23位，其*低位强制为0，因此可以寻址高达4M×24位的用户程序存储器空间。单周期指令和预取机制可以提供*大程度的吞吐量。除了改变程序流的指令（比如GOT等
用户评价
评分
评分
评分
评分
评分
评分
评分
评分
评分
相关图书
![[按需印刷] 电子直线加速器设计基础 pdf epub mobi 电子书 下载](https://pic.qciss.net/1257239218/53ed9135Nb09d1e70.jpg)
![[按需印刷] 信号稀疏表示理论及其应用 pdf epub mobi 电子书 下载](https://pic.qciss.net/1257252955/53ed93c9N5dc2fca9.jpg)
本站所有内容均为互联网搜索引擎提供的公开搜索信息，本站不存储任何数据与内容，任何内容与数据均与本站无关，如有需要请联系相关搜索引擎包括但不限于百度，google,bing,sogou 等
© 2025 book.cndgn.com All Rights Reserved. 新城书站 版权所有