内容简介
《全国普通高等院校电子信息规划教材:EDA技术与应用》以Altera公司的EPIC3型FPGA为蓝本,详细介绍了EPIC3的内部结构及功能设计、Altera的FPGA设计工具QuartusⅡ的设计方法以及VHDL硬件描述语言,并通过相应的实例分析、实例设计和拓展思维训练三个环节,引导读者能够快速掌握FPGA的设计方法和设计理念,并通过训练逐步提高自己的设计水平。在每章后面还附有习题,便于读者学习和教学使用。
《全国普通高等院校电子信息规划教材:EDA技术与应用》可以作为高等院校电子工程、通信、工业自动化、计算机应用技术等学科的本科生或研究生的电子设计或EDA技术课程的教材和实验指导书,也可作为相关专业技术人员的参考书。
内页插图
目录
第1章 绪论
1.1 PLD的分类
1.2 PLD设计的基本流程
1.2.1 设计输入
1.2.2 设计综合
1.2.3 仿真验证
1.2.4 设计实现
1.2.5 下载验证
1.3 PLD设计的常用工具
1.3.1 Altera公司设计开发工具
1.3.2 Xilinx公司设计开发工具
1.4 PLD技术发展趋势
习题
第2章 EPIC3型FPGA结构
2.1 逻辑阵列块
2.1.1 LAB连接
2.1.2 LAB控制信号
2.2 逻辑单元
2.2.1 LUT链和寄存器链
2.2.2 addnsub信号
2.2.3 LE操作模式
2.3 多路径互连
2.3.1 行互连
2.3.2 列互连
2.4 嵌入式存储器
2.4.1 存储器模式
2.4.2 奇偶位支持
2.4.3 移位寄存器支持
2.4.4 存储器大小配置
2.4.5 字节使能
2.4.6 控制信号和M4K接口
2.4.7 独立时钟模式
2.4.8 输入/输出时钟模式
2.4.9 读/写时钟模式
2.4.10 单端口模式
2.5 全局时钟网络和锁相环
2.5.1 全局时钟网络
2.5.2 双用途时钟管脚
2.5.3 组合资源
2.5.4 锁相环
2.5.5 时钟的倍频和分频
2.5.6 外部时钟输入
2.5.7 外部时钟输出
2.5.8 时钟反馈
2.5.9 相移
2.5.10 锁定检测信号
2.5.11 可编程占空比
2.5.12 控制信号
2.6 输入/输出结构
2.6.1 外部RAM接口
2.6.2 DDR SDRAM和FCRAM
2.6.3 可编程驱动能力
2.6.4 可编程上拉电阻
2.7 IEEE标准1149.1(JTAG)边界扫描支持
习题
第3章 基于QuartusⅡ的FPGA设计方法
3.1 QuartusⅡ软件的设计输入
3.1.1 文本编辑器
3.1.2 模块和符号编辑器
3.1.3 MegaWizard插件管理器
3.1.4 QuartusⅡ支持的其他设计输入
3.2 QuartusⅡ软件的设计约束
3.2.1 分配编辑器
3.2.2 引脚规划器
3.2.3 Settings对话框
……
第4章 VHDL硬件描述语言
第5章 FPGA设计实例
参考文献
精彩书摘
当M4K RAM块被配置为RAM或ROM时,设计者可以使用一个初始化文件预先加载存储器的内容。
只要两个独立的块中的每一个空间大小等于或小于M4K存储空间大小的一半,两个单端口存储器块可以实现在一个单独的M4K块。
QuartusⅡ软件通过将多个M4K存储器块组合起来可以自动实现更大的存储器。例如,两个256×16位RAM块可以被结合起来,生成一个256×32位的RAM块,存储器的性能也不会因为使用允许的最大字宽而降低。使用小于最大字宽的逻辑存储器块将物理块并联起来,可以消除任何外部控制逻辑所能增加的延迟。要创建一个更大的高速存储器块,QuartusⅡ软件自动将存储器块和LE控制逻辑结合起来。
2.4.2 奇偶位支持
M4K块为每个字节提供一位奇偶校验位,即一个M4K块共有4608位的奇偶校验位。校验位配合内部LE逻辑可以实现采用奇偶校验的检错功能,以确保数据的完整性。设计者还可以使用奇偶校验位的存储空间来存储用户指定的控制位。在写操作期间,字节使能可用于数据输入屏蔽。
2.4.3 移位寄存器支持
设计者可以将M4K存储器块配置成移位寄存器来实现一些数字信号处理方面的应用,如伪随机数发生器,多通道滤波,自相关,互相关等功能。这些和其他数字信号处理应用需要本地数据存储,传统上是由标准触发器来实现的,这些标准触发器要实现大的移位寄存器,会迅速消耗大量的逻辑单元和布线资源,而使用嵌入式存储器作为移位寄存器块,既可以节省逻辑单元和布线资源,又可以使用专用电路以大大提高实现的效率。
……
前言/序言
全国普通高等院校电子信息规划教材:EDA技术与应用 下载 mobi epub pdf txt 电子书 格式