《Cadence高速電路闆設計與仿真(第5版)――信號與電源完整性分析》以Cadence Allegro SPB 16.6為基礎,以具體的高速PCB為範例,詳盡講解瞭IBIS模型的建立、高速PCB的預布局、拓撲結構的提取、反射分析、串擾分析、時序分析、約束驅動布綫、後布綫DRC分析、差分對設計等信號完整性分析,以及目標阻抗、電源噪聲、去耦電容器模型與布局、電源分配係統、電壓調節模塊、電源平麵、單節點仿真、多節點仿真、直流分析、交流分析、模型提取等電源完整性分析內容。
周潤景教授,IEEE/EMBS會員,中國電子學會高級會員,航空協會會員,主要研究方嚮是高速數字係統的信號與電源完整性聯閤設計與優化,具有豐富的數字電路、傳感器與檢測技術、模式識彆、控製工程、EDA技術等課程的教學經驗。
還行,就是有點操作不是很詳細。
評分工具書 需要的時候查一下 價格趕上活動 也便宜
評分書很好!講的通俗易懂!!!值得閱讀!
評分書很好!講的通俗易懂!!!值得閱讀!
評分湊活事吧!!!!!!!
評分這是一本很不錯的工具書
評分不錯
評分挺好,挺好
評分買瞭好幾本書,還沒看呢
本站所有內容均為互聯網搜尋引擎提供的公開搜索信息,本站不存儲任何數據與內容,任何內容與數據均與本站無關,如有需要請聯繫相關搜索引擎包括但不限於百度,google,bing,sogou 等
© 2025 book.cndgn.com All Rights Reserved. 新城书站 版權所有