EDA技術（第2版） 下載 mobi epub pdf 電子書 2024

編輯推薦

　　（1）普通高等教育“十一五”國傢規劃教材、“十二五”江蘇省高等學校重點教材。

　　（2）實踐型教材，以Quartus II為設計開發平颱，附MAX+plus II設計開發平颱的使用簡介；項目導嚮、任務驅動，輕鬆實施“教、學、做”一體化。

　　（3）完備的多媒體課件、任務設計源文件等教材資源。

內容簡介

　　本書共6個項目，分彆為認識EDA技術及可編程邏輯器件；全加器電路設計；三人多數錶決器電路的VHDL設計；簡易8路搶答器電路設計；計時器電路設計；交通燈控製器電路設計計。項目的設置從簡到繁，從原理圖設計到VHDL設計，係統介紹CPLG/FPGA的設計開發過程。

　　本書可作為高職高專院校電子信息類專業的“電子CAD”和“EDA技術”課程的教材或課程設計指導書。

目錄

項目1認識EDA技術及可編程邏輯器件

任務1.1認識EDA技術

1.1.1EDA技術的發展曆程

1.1.2EDA常用軟件

任務1.2認識可編程邏輯器件

1.2.1可編程邏輯器件分類

1.2.2可編程邏輯器件的發展

1.2.3可編程邏輯器件主要生産廠商及典型器件

1.2.4可編程邏輯器件的基本結構

1.2.5Altera公司的可編程邏輯器件

項目24位全加器電路設計

任務2.11位全加器的圖形設計輸入

2.1.1開發工具Quartus Ⅱ簡介

2.1.2PLD的設計開發流程

2.1.31位全加器的圖形設計輸入

任務2.21位全加器的設計編譯與仿真

2.2.1PLD的設計編譯與設計仿真

2.2.21位全加器的設計編譯

2.2.31位全加器的設計仿真

任務2.31位全加器的硬件設計

2.3.1PLD的設計編程與配置

2.3.21位全加器的電路結構

2.3.31位全加器的設計下載

2.3.41位全加器的硬件設計與驗證

任務2.44位全加器的層次化圖形設計

2.4.1底層電路圖形符號的創建與調用

2.4.24位全加器的層次化圖形設計輸入

2.4.34位全加器的設計編譯與功能仿真

2.4.44位全加器的硬件電路與實現

2.4.54位全加器電路設計中總綫的應用

項目33人多數錶決器電路的VHDL設計

任務3.1認識VHDL語言

3.1.1VHDL語言的程序結構

3.1.2VHDL的數據結構

3.1.3全加器的VHDL實體描述

任務3.2基本門電路的VHDL設計

3.2.1VHDL的結構體描述方式

3.2.2信號賦值語句

3.2.3基本門電路的VHDL設計

任務3.33人多數錶決器電路設計

3.3.13人多數錶決器的邏輯行為

3.3.23人多數錶決器的設計

3.3.33人多數錶決器的硬件電路設計與實現

項目4簡易8路搶答器電路設計

任務4.1編碼器的VHDL設計

4.1.1進程(PROCESS)語句

4.1.2IF語句

4.1.3普通編碼器的VHDL設計

4.1.4優先編碼器的VHDL設計

任務4.2譯碼器的VHDL設計

4.2.1變量說明與賦值語句

4.2.2CASE語句

4.2.3普通譯碼器

4.2.4顯示譯碼器

任務4.3搶答組號顯示電路的設計

4.3.1搶答組號顯示電路的結構

4.3.2搶答組號顯示電路的FPGA設計

4.3.3搶答組號顯示電路的硬件電路與實現

任務4.4鎖存器的VHDL設計

4.4.1時鍾信號的錶示方法

4.4.2鎖存器的VHDL設計

4.4.3常用觸發器的VHDL設計

任務4.5簡易8路搶答器的設計

4.5.1搶答組號1~8的顯示電路的FPGA設計

4.5.2簡易8路搶答器的FPGA設計

4.5.3簡易8路搶答器的硬件設計與實現

項目5計時器電路設計

任務5.1計數器的VHDL設計

5.1.1計數器設計相關概念

5.1.2加計數器的VHDL設計

5.1.3減計數器的VHDL設計

5.1.4可逆計數器的VHDL設計

5.1.5計時器中計數器的VHDL設計

任務5.2秒脈衝産生電路的VHDL設計

5.2.1固定分頻器的VHDL設計

5.2.2可預置分頻器的VHDL設計

5.2.3占空比為50%的分頻器VHDL設計

5.2.4秒脈衝産生電路的VHDL設計

任務5.3動態掃描顯示電路的設計

5.3.1塊結構BLOCK語句

5.3.2位碼信號産生電路的VHDL設計

5.3.3顯示數據選擇器的VHDL設計

5.3.4動態掃描顯示電路的FPGA設計

5.3.5動態掃描顯示電路的硬件設計

任務5.4計時器電路的設計

5.4.1元件例化語句

5.4.2計時器電路的結構描述設計

5.4.3計時器電路的硬件電路與實現

項目6交通燈控製器電路設計

任務6.1有限狀態機的VHDL設計

6.1.1有限狀態機的基本結構

6.1.2有限狀態機的VHDL進程結構

6.1.3用戶自定義數據類型定義語句

6.1.4串行數據檢測器有限狀態機的VHDL設計

任務6.2有限狀態機的圖形化設計

6.2.1有限狀態機的圖形化設計步驟

6.2.2串行數據檢測器有限狀態機的圖形化設計

任務6.3交通燈控製器的VHDL設計

6.3.1交通燈控製器的狀態轉換圖

6.3.2倒計時電路的設計

6.3.3倒計時顯示電路的設計

6.3.4交通燈控製器主控電路的設計

6.3.5交通燈控製器的FPGA設計

附錄全加器的MAX+plusⅡ平颱設計開發

參考文獻