OrCAD & PADS高速電路闆設計與仿真(第3版) pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

周潤景，托平，賈雯著 著

圖書標籤:

• OrCAD
• PADS
• 高速電路闆
• PCB設計
• 仿真
• 電子工程
• 信號完整性
• 電源完整性
• 電磁兼容性
• 第三版

店鋪： 夜語笙簫圖書專營店

齣版社： 電子工業齣版社

ISBN：9787121250309

商品編碼：29688592916

包裝：平裝

齣版時間：2015-01-01

基本信息

書名：OrCAD & PADS高速電路闆設計與仿真(第3版)

定價：88.00元

作者：周潤景,托平,賈雯著

齣版社：電子工業齣版社

齣版日期：2015-01-01

ISBN：9787121250309

字數：

頁碼：

版次：1

裝幀：平裝

開本：16開

商品重量：0.4kg

編輯推薦

---

內容提要

---

本書以OrCAD 16.6和Mentor公司新開發的Mentor PADS 9.5版本為基礎，以具體的電路為範例，講解高速電路闆設計與仿真的全過程。原理圖設計采用OrCAD 16.6軟件，介紹瞭元器件原理圖符號的創建、原理圖設計；PCB設計采用PADS軟件，介紹瞭創建元器件封裝庫，PCB布局、布綫；高速電路闆設計采用HyperLynx軟件，進行布綫前、後的仿真；輸齣采用CAM350軟件，進行導齣與校驗等。此外，為瞭便於讀者閱讀、學習，本書提供瞭範例。

目錄

---

章 軟件安裝及License設置
1.1 概述
1.2 原理圖繪製軟件的安裝
1.3 PADS係列軟件的安裝
第2章 Capture原理圖設計工作平颱
2.1 Design Entry CIS軟件功能介紹
2.2 原理圖工作環境
2.3 設置圖紙參數
2.4 設置設計模闆
2.5 設置打印屬性
習題
第3章 製作元器件及創建元器件庫
3.1 創建單個元器件
3.1.1 直接新建元器件
3.1.2 用電子錶格新建元器件
3.2 創建復閤封裝元器件
3.3 大元器件的分割
3.4 創建其他元器件
習題
第4章 創建新設計
4.1 原理圖設計規範
4.2 Capture基本名詞術語
4.3 建立新項目
4.4 放置元器件
4.4.1 放置基本元器件
4.4.2 對元器件的基本操作
4.4.3 放置電源和接地符號
4.4.4 完成元器件放置
4.5 創建分級模塊
4.6 修改元器件序號與元器件值
4.7 連接電路圖
4.8 標題欄的處理
4.9 添加文本和圖像
4.10 建立壓縮文檔
4.11 平坦式和層次式電路圖設計
4.11.1 平坦式和層次式電路的特點
4.11.2 電路圖的連接
習題
第5章 PCB設計預處理
5.1 編輯元器件的屬性
5.2 Capture到Allegro PCB Editor的信號屬性分配
5.3 建立差分對
5.4 Capture中總綫（Bus）的應用
5.5 原理圖繪製後續處理
5.5.1 設計規則檢查
5.5.2 為元器件自動編號
5.5.3 迴注（Back Annotation）
5.5.4 自動更新元器件或網絡的屬性
5.5.5 生成元器件清單
5.5.6 屬性參數的輸齣/輸入
5.5.7 生成網絡錶
習題
第6章 PADS Layout的屬性設置
6.1 PADS Layout界麵介紹
6.2 PADS Layout的菜單
6.2.1 “File”菜單
6.2.2 “Edit”菜單
6.2.3 “View”菜單
6.2.4 “Setup”菜單
6.2.5 “Tools”菜單
6.2.6 “Help”菜單
6.3 PADS Layout與其他軟件的鏈接
習題
第7章 定製PADS Layout環境
7.1 Options參數設置
7.2 設置Setup參數
習題
第8章 PADS Layout的基本操作
8.1 視圖控製方法
8.2 PADS Layout 的4種視圖模式
8.3 無模式命令和快捷鍵
8.4 循環選擇（Cycle Pick）
8.5 過濾器基本操作
8.6 元器件基本操作
8.7 繪圖基本操作
第9章 元器件類型及庫管理
9.1 PADS Layout的元器件類型
9.2 “Decal Editor”（封裝編輯器）界麵簡介
9.3 封裝嚮導
9.4 不常用元器件封裝舉例
9.5 建立元器件類型
9.6 庫管理器
習題
0章 布局
10.1 布局前的準備
10.2 布局應遵守的原則
10.3 手工布局
習題
1章 布綫
11.1 布綫前的準備
11.2 布綫的基本原則
11.3 布綫操作
11.4 控製飛綫的顯示和網絡顔色的設置
11.5 自動布綫器的使用
習題
2章 覆銅及平麵層分割
12.1 覆銅
12.2 平麵層（Plane）
習題
3章 自動標注尺寸
13.1 自動標注尺寸模式簡介
13.2 尺寸標注操作
4章 工程修改模式操作
14.1 工程修改模式簡介
14.2 ECO工程修改模式操作
14.3 比較和更新
習題
5章 設計驗證
15.1 設計驗證簡介
15.2 設計驗證的使用
習題
6章 定義CAM文件
16.1 CAM文件簡介
16.2 光繪輸齣文件的設置
16.3 打印輸齣
16.4 繪圖輸齣
習題
7章 CAM輸齣和CAM Plus
17.1 CAM350用戶界麵介紹
17.2 CAM350的快捷鍵及D碼
17.3 CAM350中Gerber文件的導入
17.4 CAM的排版輸齣
17.5 CAM Plus的使用
8章 新建信號完整性原理圖
18.1 自由格式（Free-Form）原理圖
18.2 原理圖設計進階
習題
9章 布綫前仿真
19.1 對網絡的LineSim仿真
19.2 對網絡的EMC分析
習題
第20章 LineSim的串擾及差分信號仿真
20.1 串擾及差分信號的技術背景
20.2 LineSim的串擾分析
20.3 LineSim的差分信號仿真
習題
第21章 HyperLynx模型編輯器
21.1 集成電路的模型
21.2 IBIS模型編輯器
21.3 使用IBIS模型
習題
第22章 布綫後仿真（BoardSim）
22.1 BoardSim用戶界麵
22.2 快速分析整闆的信號完整性和EMC問題
22.3 在BoardSim中運行交互式仿真
22.4 使用曼哈頓布綫進行BoardSim仿真
習題
第23章 BoardSim的串擾及Gbit信號仿真
23.1 快速分析整闆的串擾強度
23.2 交互式串擾仿真
23.3 Gbit信號仿真
習題
第24章 高級分析技術
24.1 4個“T”的研究
24.2 BoardSim中的差分對
24.3 建立SPICE電路連接
24.4 標準眼圖與快速眼圖仿真
習題
第25章 多闆仿真
25.1 多闆仿真概述
25.2 建立多闆仿真項目
25.3 運行多闆仿真
25.4 多闆仿真練習

作者介紹

---

文摘

---

序言

---

縱橫PCB設計：從理論到實踐的深度探索 在電子産品飛速發展的今天，高性能、高集成度的電路闆設計已成為核心競爭力。本書並非僅僅羅列工具軟件的操作步驟，而是緻力於為讀者構建一套嚴謹、係統、前瞻性的高速電路闆設計理念與實操體係。我們將深入剖析高速信號傳輸的本質，從物理層麵的電磁場理論齣發，逐步引導讀者理解信號完整性（SI）、電源完整性（PI）、電磁兼容性（EMC）等關鍵技術，並將其有機地融入到實際的PCB設計流程中。 信號完整性：駕馭高速信號的藝術 本書將以詳實的理論基礎為起點，深入探討高速信號在PCB上傳輸時麵臨的各種挑戰。我們將係統性地講解阻抗匹配、反射、串擾、損耗、時域反射（TDR）、眼圖分析等核心概念。讀者將瞭解到，信號完整性並非僅僅是時序上的精確，更關乎信號在傳輸路徑上的形態保持，以及如何最大限度地降低信號失真，確保數據傳輸的可靠性。 阻抗匹配的深度解析：我們將不僅僅停留在“阻抗要匹配”的層麵，而是深入講解不同阻抗值對信號反射的影響，以及如何根據傳輸綫特性、連接器、器件封裝等因素，精確計算並實現所需的阻抗。這包括瞭單端綫、差分綫以及各種復雜走綫拓撲的阻抗控製方法。 反射的根源與規避：理解阻抗不匹配導緻的反射是改善信號質量的關鍵。本書將詳細分析反射的産生機製，包括終端反射、串聯/並聯不匹配、層疊結構變化等，並提供多種有效的反射抑製策略，如使用終端匹配電阻、優化過孔設計、閤理布綫等。 串擾的挑戰與控製：在高速信號係統中，相鄰信號綫之間的串擾（Crosstalk）會引入噪聲，降低信號質量。我們將剖析遠端串擾（Far-end Crosstalk, FEXT）和近端串擾（Near-end Crosstalk, NEXT）的原理，並提供諸如增加綫間距、采用差分對、優化布綫順序、使用屏蔽層等多種行之有效的串擾抑製技術。 信號損耗的量化分析：在高頻下，導體損耗和介質損耗都會導緻信號能量衰減。本書將介紹如何量化分析這些損耗，並提供降低損耗的措施，如選擇低損耗的PCB介質材料、優化綫寬和綫厚、減小過孔的影響等。 時域反射（TDR）的實戰應用：TDR是檢測PCB走綫阻抗和發現缺陷的強大工具。我們將詳細介紹TDR的工作原理，以及如何通過TDR測量來評估PCB製造質量、識彆阻抗變化點、定位潛在的信號完整性問題。 眼圖分析的精髓：眼圖是衡量信號質量最直觀的指標之一。本書將深入解析眼圖的各個參數，如眼高、眼寬、抖動、噪聲等，並指導讀者如何通過眼圖來評估信號的健康狀況，判斷設計是否滿足要求，以及如何通過調整設計來優化眼圖。 電源完整性：穩定可靠的基石 高速數字電路對電源的穩定性要求極高，任何微小的電壓波動都可能引發係統性的錯誤。本書將深刻闡述電源完整性（PI）的重要性，並係統性地介紹如何設計和優化電源分配網絡（PDN），確保為器件提供穩定、純淨的電源。 PDN的建模與仿真：我們將介紹如何構建精確的PDN模型，包括PCB走綫、過孔、電源層、地層、去耦電容等所有影響電源性能的元素。並通過仿真手段，預測PDN的阻抗特性，識彆電壓跌落（IR Drop）和電源噪聲。 去耦電容的設計與優化：去耦電容是PI設計的核心。本書將詳細講解不同類型去耦電容的特性、選型原則，以及如何根據器件的功耗特性和頻率響應，閤理布局和分配去耦電容，以達到最佳的濾波效果。 電源層與地層的規劃：良好的電源層和地層設計是實現低阻抗PDN的關鍵。我們將探討如何設計實心電源層和地層，以及如何在多層PCB中有效分割和連接電源和地。 IR Drop的分析與抑製：IR Drop（壓降）是影響電源穩定性的重要因素。本書將提供多種分析IR Drop的方法，包括手工計算和仿真分析，並提齣有效的抑製策略，如增大電源綫寬、優化層疊結構、增加去耦電容等。 電磁兼容性（EMC）：和諧共存的保障 在日益復雜的電子環境中，電磁兼容性已不再是可選的要求，而是必不可少的考量。本書將從理論到實踐，係統講解EMC的基本原理，以及如何在PCB設計中采取有效措施，降低EMI（電磁乾擾）的産生和耦閤，提高産品的抗乾擾能力。 EMI的産生機製與傳播途徑：我們將深入剖析EMI的産生源頭，如高頻開關電路、時鍾信號、差分信號等，並分析EMI在PCB上的傳播途徑，包括輻射、傳導等。 EMC設計原則與策略：本書將係統性地介紹EMC設計的一係列原則，如源抑製、路徑衰減、敏感度降低等，並詳細講解具體的EMC設計技術，包括： 走綫規劃：如何閤理規劃信號綫，減少迴路麵積，避免並行走綫，控製差分綫間距。 地平麵設計：如何設計連續、低阻抗的地平麵，有效抑製EMI的傳播。 過孔優化：如何優化過孔設計，減小寄生電感，降低EMI輻射。 屏蔽與濾波：在必要時，如何使用屏蔽罩、濾波元件來隔離EMI。 器件布局：如何閤理布局關鍵器件，減小EMI耦閤。 EMC仿真與測試：雖然本書側重於設計，但也會提及EMC仿真的重要性，以及如何根據仿真結果優化設計。同時，會指導讀者如何理解EMC測試報告，並根據測試結果進行設計改進。 PCB設計流程與實踐 本書並非孤立地講解各項技術，而是將所有理論知識融入到完整的PCB設計流程中。我們將引導讀者從原理圖設計開始，逐步深入到PCB布局、布綫、DRC/LVS檢查、製造輸齣等各個環節，並貫穿始終地強調高速設計和EMC的要求。 原理圖設計中的考量：在原理圖階段，就需要初步考慮高速信號的特性，如差分信號的定義、端口的阻抗設置、去耦電容的初步選型等。 PCB布局的關鍵技巧：閤理的布局是高速PCB設計的靈魂。我們將詳細講解器件的功耗、信號流嚮、信號類型、時鍾分布、去耦電容的放置等因素對布局的影響。 布綫策略的精細化：本書將提供詳盡的布綫指導，包括單端綫、差分綫、電源綫的布綫規則，如何處理過孔、過孔陣列，如何規劃信號層與電源/地層，以及如何進行拓撲優化。 DRC/LVS檢查的深入理解：我們將講解如何設置和利用DRC（設計規則檢查）和LVS（版圖與原理圖一緻性檢查）來發現和修正設計中的錯誤，特彆是那些可能影響高速信號和EMC的問題。 製造輸齣與工藝協同：我們將介紹PCB製造工藝對高速設計的影響，以及如何根據PCB廠傢的工藝能力，生成準確的製造文件，確保設計意圖在製造中得到完美實現。 先進的仿真技術應用 本書將結閤業界主流的仿真工具（如Altair PollEx, Keysight ADS, Ansys SIwave等），通過大量的實例，演示如何運用這些工具進行信號完整性、電源完整性以及電磁兼容性的仿真分析。讀者將學會如何建立仿真模型，運行仿真，分析仿真結果，並根據仿真數據指導設計優化。 SI仿真實例：通過實際案例，演示如何對高頻連接器、多層PCB走綫進行SI仿真，分析阻抗、反射、串擾等問題。 PI仿真實例：展示如何對PDN進行IR Drop和噪聲仿真，評估去耦電容的有效性，優化電源分配方案。 EMC仿真實例：介紹如何利用EMC仿真工具預測EMI輻射，分析EMI的傳播路徑，並找齣潛在的EMC風險點。 本書的目標讀者 本書適閤於有一定PCB設計基礎，希望深入瞭解高速電路闆設計原理、掌握信號完整性、電源完整性、電磁兼容性設計技術的工程師。也適閤於正在學習PCB設計的學生，為他們打下堅實的理論基礎，培養正確的設計思維。 通過學習本書，您將能夠： 深刻理解高速信號傳輸的物理原理。 掌握係統性的信號完整性、電源完整性、電磁兼容性設計方法。 熟練運用仿真工具進行設計分析與優化。 設計齣滿足嚴苛性能要求的、穩定可靠的高速電路闆。 本書不僅僅是關於工具軟件的教程，更是關於如何以科學、嚴謹的態度去應對復雜的高速PCB設計挑戰。我們相信，掌握瞭這些核心理念和方法，您將能夠自信地駕馭各種復雜的高速電路闆設計項目，為您的産品在激烈的市場競爭中贏得先機。

評分☆☆☆☆☆

這本書的敘事風格非常沉穩大氣，用詞精準，充滿瞭嚴謹的學術氣息，但又沒有過度堆砌晦澀難懂的術語。它在處理諸如串擾（Crosstalk）和反射（Reflection）這類高速電路設計的核心問題時，采用瞭非常係統和深入的分析框架。我特彆欣賞作者對這些現象成因的追溯能力，往往能從最基本的物理定律齣發，層層遞進地推導齣實際電路中的錶現形式。舉個例子，講解反射時，它不僅提到瞭終端匹配的重要性，還詳細分析瞭階躍信號在傳輸綫上傳播時，由於阻抗不連續點引起的電壓波形變化過程，配有清晰的時域圖譜對比。這使得我對“信號完整性”這個抽象概念有瞭更清晰的物理圖像。對於那些追求設計極限的工程師來說，書中對高頻電磁兼容性（EMC）預先分析的章節尤為寶貴，它教會我們如何在設計早期就將EMC的考量融入架構決策中，而不是等到測試階段纔手忙腳亂地進行整改。

評分☆☆☆☆☆

我本來以為這本是那種枯燥的教科書類型，沒想到在實戰應用案例的剖析上做得如此齣色。它沒有停留在理論的象牙塔裏，而是大量引用瞭實際工業界中遇到的典型高速設計難題，比如高密度互連（HDI）中的過孔效應、電源完整性（PI）中的去耦電容選擇與布局策略。最讓我感到驚喜的是，書中對於設計規則檢查（DRC）和設計約束（Constraint Manager）的講解，簡直是手把手的教程。它不僅告訴我們“要怎麼做”，更深入地解釋瞭“為什麼這麼做”，比如在設置差分對走綫時，為什麼要求長度、阻抗和間距要保持嚴格的一緻性，以及這些參數的微小偏差如何轉化為實際係統中的抖動（Jitter）。作者似乎非常瞭解工程師在實際工作中會遇到的痛點，提供的解決方案既具有前瞻性，又極具可操作性。閱讀過程中，我忍不住將書中的方法應用到我正在進行的項目中，發現原先睏擾我的許多性能瓶頸竟然迎刃而解，這種即學即用的效果，是很多其他參考書難以比擬的。

評分☆☆☆☆☆

從整體架構來看，這本書的覆蓋麵非常廣，幾乎囊括瞭現代高速電路設計領域所需的所有關鍵技術點，但它的深度也令人印象深刻，沒有絲毫流於錶麵。我最欣賞的一點是，它似乎有意將數字電路設計和模擬/射頻設計的思路進行融閤。例如，在討論信號衰減時，它不僅考慮瞭介質損耗，還聯係到瞭實際信號源的驅動能力和接收端的輸入模型。對於像DDR內存接口、SerDes（串行解串器）這類對時序要求極為苛刻的子係統，書中的章節簡直是一份詳盡的“紅綫檢查清單”，詳細列齣瞭諸如抖動預算、眼圖測試標準以及通道仿真流程。這對於那些負責前沿高速接口設計的團隊來說，無疑是一份極具價值的參考手冊。這本書的份量和內容的廣度，讓我相信它能夠伴隨一個電子工程師從初級工程師成長為資深架構師的整個職業生涯，是一份值得長期珍藏和持續學習的寶藏級文獻。

評分☆☆☆☆☆

坦白說，這本書的裝幀和紙張質量確實不錯，讓人愛不釋手，但真正讓我願意反復研讀的是它對於“仿真”工具的深入剖析。它不僅僅是簡單介紹工具的操作界麵，而是將仿真模型建立的哲學思想講透瞭。書中對S參數、TDR/TDT測試原理的闡述非常到位，這些知識是進行準確仿真和驗證的基石。我過去總是依賴仿真軟件的默認設置，導緻結果與實際測量值存在較大偏差。讀完這本書後，我纔明白，錯誤的模型輸入和不閤理的仿真環境設置纔是罪魁禍首。作者花瞭大量篇幅講解如何根據實際PCB工藝參數來校準仿真模型，以及如何利用時域和頻域分析工具進行互補驗證，確保仿真結果的可靠性。這種對“工具背後的原理”的深度挖掘，極大地提升瞭我對仿真結果的判斷力和信任度，讓我能夠更有信心地去評估和優化復雜高速互連係統的性能。

評分☆☆☆☆☆

這本書的封麵設計得相當有吸引力，那種深邃的藍色調搭配著清晰的白色字體，一下子就給人一種專業、嚴謹的感覺。我翻開目錄時，首先注意到的是它對基礎理論的梳理，感覺作者在編排章節時非常注重循序漸進。比如，在介紹信號完整性（SI）問題時，它不是直接拋齣復雜的公式，而是先從電磁場的基本概念入手，用生活化的例子來解釋阻抗匹配的重要性。這種教學方法對我這種剛接觸高速設計的初學者來說，簡直是雪中送炭。我特彆喜歡它對PCB疊層設計的講解，那部分內容細緻入微，從材料選擇到銅厚控製，每一個細節都講解得非常到位，讓我這個以前對這些一知半解的人，現在對如何構建一個穩定可靠的多層闆結構有瞭全新的認識。書中穿插的那些圖示和截麵圖，清晰地展示瞭電流路徑和電磁場的分布情況，比起純文字描述，直觀多瞭。整體來看，這本書的知識密度很高，但組織得井井有條，讀起來一點也不覺得枯燥，反而像是在和一位經驗豐富的前輩請教，讓人學完之後信心倍增，對後續的實際項目操作有瞭更堅實的理論基礎。