內容介紹
內容簡介
《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》全麵論述瞭信號完整性與電源完整性問題。主要講述信號完整性分析及物理設計概論,6類信號完整性問題的實質含義,物理互連設計對信號完整性的影響,電容、電感、電阻和電導的特性分析,求解信號完整性問題的4種實用技術途徑,推導和仿真背後隱藏的解決方案,以及改進信號完整性的推薦設計準則等。《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》還討論瞭信號完整性中S參數的應用問題,並給齣瞭電源分配網絡的設計實例。《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》強調直覺理解、實用工具和工程素養。作者以實踐專傢的視角指齣造成信號完整性問題的根源,並特彆給齣瞭設計階段前期的問題解決方案。
《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》是麵嚮電子行業設計工程師和産品負責人的一本具有實用價值的參考書,研讀《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》有助於在信號完整性問題齣現之前提前發現並及早加以解決。同時,《國外電子與通信教材係列:信號完整性與電源完整性分析(D2版)》也可作為相關專業本科生及研究生的教學用書。
作者簡介
作者Eric Bogatin在信號完整性領域,包括基本原理、測量技術和分析工具等方麵舉辦過多期短期課程,目前為GigaTest實驗室1席技術主管。
內頁插圖
目錄
D1章 信號完整性分析概論
1.1 信號完整性的含義
1.2 單一網絡的信號質量
1.3 串擾
1.4 軌道塌陷噪聲
1.5 電磁乾擾
1.6 信號完整性的兩個重要推論
1.7 電子産品的趨勢
1.8 新設計方法學的必要性
1.9 一種新的産品設計方法學
1.10仿真
1.11模型與建模
1.12通過計算創建電路模型
1.13三種測量技術
1.14測量的作用
1.15小結
D2章 時域與頻域
2.1 時域
2.2 頻域中的正弦波
2.3 在頻域解決問題
2.4 正弦波的特徵
2.5 傅裏葉變換
2.6 重復信號的頻譜
2.7 理想方波的頻譜
2.8 從頻域逆變換到時域
2.9 帶寬對上升邊的影響
2.10上升邊與帶寬
2.11“有效”的含義
2.12實際信號的帶寬
2.13時鍾頻率與帶寬
2.14測量的帶寬
2.15模型的帶寬
2.16互連的帶寬
2.17小結
D3章 阻抗與電氣模型
3.1 用阻抗描述信號完整性
3.2 阻抗的含義
3.3 實際的與理想的電路元件
3.4 時域中理想電阻器的阻抗
3.5 時域中理想電容器的阻抗
3.6 時域中理想電感器的阻抗
3.7 頻域中的阻抗
3.8 等效電路模型
3.9 電路理論和SPICE
3.10建模簡介
3.11小結
D4章 電阻的物理基礎
4.1 將物理設計轉化為電氣性能
4.2 互連電阻的ZJ近似式
4.3 體電阻率
4.4 單位長度電阻
4.5 方塊電阻
4.6 小結
D5章 電容的物理基礎
5.1 電容器中的電流流動
5.2 球麵電容
5.3 平行闆近似式
5.4 介電常數
5.5 電源、地平麵及去耦電容
5.6 單位長度電容
5.7 二維場求解器
5.8 有效介電常數
5.9 小結
D6章 電感的物理基礎
6.1 電感是什麼
6.2 電感法則之一: 電流周圍會形成
閉閤磁力綫圈
6.3 電感法則之二: 電感是導體電流
1 A時周圍的磁力綫匝韋伯數
6.4 自感和互感
6.5 電感法則之三: 周圍磁力綫
匝數改變時導體兩端産生感
應電壓
6.6 局部電感
6.7 有效電感、總電感或淨電感
及地彈
6.8 迴路自感和迴路互感
6.9 電源分配網絡和迴路電感
6.10每方塊迴路電感
6.11平麵對與過孔的迴路電感
6.12有齣砂孔區域的平麵迴路
電感
6.13迴路互感
6.14多個電感器的等效電感
6.15電感分類
6.16電流分布及集膚深度
6.17高導磁率材料
6.18渦流
6.19小結
D7章 傳輸綫的物理基礎
7.1 不再使用“地”這個詞
7.2 信號
7.3 均勻傳輸綫
7.4 銅中電子的速度
7.5 傳輸綫上信號的速度
7.6 前沿的空間延伸
7.7 “我若是信號”
7.8 傳輸綫的瞬時阻抗
7.9 特性阻抗與可控阻抗
7.10常見的特性阻抗
7.11傳輸綫的阻抗
7.12傳輸綫的驅動
7.13返迴路徑
7.14返迴路徑參考平麵的切換
7.15傳輸綫的一階模型
7.16特性阻抗的近似計算
7.17用二維場求解器計算特性
阻抗
7.18n節集總電路模型
7.19特性阻抗隨頻率的變化
7.20小結
D8章 傳輸綫與反射
8.1 阻抗突變處的反射
8.2 為什麼會有反射
8.3 阻性負載的反射
8.4 驅動器的內阻
8.5 反彈圖
8.6 反射波形仿真
8.7 用TDR測量反射
8.8 傳輸綫及非故意突變
8.9 多長需要端接
8.10點到點拓撲的通用端接策略
8.11短串聯傳輸綫的反射
8.12短並聯傳輸綫的反射
8.13容性終端的反射
8.14走綫中途容性負載的反射
8.15中途容性時延纍加
8.16拐角和過孔的影響
8.17有載綫
8.18感性突變的反射
8.19補償
8.20小結
D9章 有損綫、上升邊退化與材料
特性
9.1 有損綫的不良影響
9.2 傳輸綫中的損耗
9.3 損耗源: 導綫電阻與趨膚效應
9.4 損耗源: 介質
9.5 介質耗散因子
9.6 耗散因子的真實含義
9.7 有損傳輸綫建模
9.8 有損傳輸綫的特性阻抗
9.9 有損傳輸綫中的信號速度
9.10衰減與dB
9.11有損綫上的衰減
9.12頻域中有損綫特性的度量
9.13互連的帶寬
9.14有損綫的時域行為
9.15改善傳輸綫眼圖
9.16預加重與均衡化
9.17小結
D10章 傳輸綫的串擾
10.1 疊加
10.2 耦閤源: 電容和電感
10.3 傳輸綫串擾: NEXT與
FEXT
10.4 串擾模型
10.5 SPICE電容矩陣
10.6 麥剋斯韋電容矩陣與二維場
求解器
10.7 電感矩陣
10.8 均勻傳輸綫上的串擾和飽和
長度
10.9 容性耦閤電流
10.10感性耦閤電流
10.11近端串擾
10.12遠端串擾
10.13減小遠端串擾
10.14串擾仿真
10.15防護布綫
10.16串擾與介電常數
10.17串擾與時序
10.18開關噪聲
10.19降低串擾的措施
10.20小結
D11章 差分對與差分阻抗
11.1 差分信令
11.2 差分對
11.3 無耦閤時的差分阻抗
11.4 耦閤的影響
11.5 差分阻抗的計算
11.6 差分對返迴電流的分布
11.7 奇模與偶模
11.8 差分阻抗與奇模阻抗
11.9 共模阻抗與偶模阻抗
11.10差分/共模信號與奇模/偶模
電壓分量
11.11奇模/偶模速度與遠端
串擾
11.12理想耦閤傳輸綫或理想差分
對模型
11.13奇模及偶模阻抗的測量
11.14差分及共模信號的端接
11.15差分信號嚮共模信號轉化
11.16電磁乾擾和共模信號
11.17差分對的串擾
11.18跨越返迴路徑中的間隙
11.19是否要緊耦閤
11.20根據電容和電感矩陣元素
計算奇模及偶模
11.21特性阻抗矩陣
11.22小結
D12章 S參數在信號完整性中的
應用
12.1 一種新基準: S參數
12.2 S參數的定義
12.3 S參數的基本公式
12.4 S參數矩陣
12.5 返迴及插入損耗仿真
12.6 互連的透明度
12.7 改變端口阻抗
12.8 50 Ω均勻傳輸綫S21的
相位
12.9 均勻傳輸綫S21的幅值
12.10傳輸綫之間的耦閤
12.11非50 Ω傳輸綫的插入
損耗
12.12S參數的擴展
12.13單端及差分S參數
12.14差分插入損耗
12.15模態轉化項
12.16轉換為混模S參數
12.17時域和頻域
12.18小結
D13章 電源分配網絡
13.1 PDN的問題
13.2 問題的根源
13.3 PDNZ重要的設計準則
13.4 如何確定目標阻抗
13.5 不同産品對PDN的要求
不同
13.6 PDN工程化建模
13.7 穩壓模塊
13.8 用SPICE仿真阻抗
13.9 片上電容
13.10封裝屏障
13.11未加去耦電容器的PDN
13.12多層陶瓷電容器(MLCC)
13.13等效串聯電感
13.14迴路電感的解析近似
13.15電容器裝連的優化
13.16電容器的並聯
13.17添加電容器降低並聯諧振
峰值
13.18電容器容值的選取
13.19電容器個數的估算
13.20每nH電感的成本
13.21靠個數多還是選閤適值
13.22修整阻抗麯綫的頻域目標
阻抗法
13.23何時要考慮每pH的電感
13.24位置的重要性
13.25擴散電感的製約
13.26從芯片看過去
13.27綜閤效果
13.28小結
附錄A 100條使信號完整性問題Z小化
的通用設計規則
附錄B 100條估計信號完整性效應的
經驗法則
附錄C
參考文獻
前言/序言
從本書D一版齣版至今,信號完整性的原理並未發生改變。發生變化的是隨著高速鏈路的大量應用,電源完整性正在成為開發新産品能夠成功還是失敗的關鍵角色。
除瞭在大多數章節,尤其是在差分對和損耗章節中充實瞭許多內容和示例之外,D二版新增瞭兩章,目的是針對D今的工程師和設計師們的實際需求提供一個堅實的基礎。
D12章是新增的一章,深入介紹瞭在信號完整性中如何使用S參數。隻要你遇到的是高速鏈路問題,J會接觸到S參數。由於采用的是高速數字設計師們所不熟悉的頻域語言錶示,常常令人望而生畏。正如本書的所有章節,D12章提供瞭一個理解這一格式的堅實基礎,以便讓所有工程師可以充分利用S參數的強大功能。
新增的另一章是關於電源完整性的D13章。這一問題不斷進入設計工程師的視野。對於高速應用,電源分配路徑的互連不僅僅影響著電源配送,而且影響著信號的返迴路徑,以及電磁兼容測試認證能否通過。
我們從Z基本的內容齣發,討論電源分配互連的角色,分析不同的設計和工藝如何影響電源分配網絡性能的優劣。介紹平麵阻抗的基本原理、擴散電感、去耦電容器、電容器的迴路電感等。這些有價值的感悟將有助於培養工程師的直覺,從而使他們能夠運用自己的創造力去綜閤齣新的設計。在實現一個新創意的過程中,與設計密不可分的工作是性能分析。通過分析,可以找齣性能與價格的摺中方案,修整齣完美的PDN阻抗麯綫。
如果你是信號完整性方麵的一位新手,那麼本書將是你的入門教材。籍此奠定一個堅實的基礎,從此可以使你的信號完整性設計做到1次成功!次次成功!
目錄
D1章 信號完整性分析概論 1.1 信號完整性的含義 1.2 單一網絡的信號質量 1.3 串擾 1.4 軌道塌陷噪聲 1.5 電磁乾擾 1.6 信號完整性的兩個重要推論 1.7 電子産品的趨勢 1.8 新設計方法學的必要性 1.9 一種新的産品設計方法學 1.10仿真 1.11模型與建模 1.12通過計算創建電路模型 1.13三種測量技術D1章 信號完整性分析概論
1.1 信號完整性的含義
1.2 單一網絡的信號質量
1.3 串擾
1.4 軌道塌陷噪聲
1.5 電磁乾擾
1.6 信號完整性的兩個重要推論
1.7 電子産品的趨勢
1.8 新設計方法學的必要性
1.9 一種新的産品設計方法學
1.10仿真
1.11模型與建模
1.12通過計算創建電路模型
1.13三種測
《信號完整性與電源完整性分析 (第2版)》圖書簡介 在高速數字設計日新月異的今天,電子設備性能的瓶頸日益凸顯,其根源往往隱藏在看似微不足道的信號路徑和電源分配網絡中。以往依賴經驗和直覺的設計方法已難以應對日益復雜的信號交互和精密的電源要求。本書《信號完整性與電源完整性分析 (第2版)》正是應運而生,為廣大電子工程師、硬件設計師、嵌入式係統開發者以及相關領域的研究者們提供瞭一套係統、深入且實用的理論指導與實踐工具。 本書第二版在繼承瞭第一版經典理論體係的基礎上,緊密結閤當前電子設計的前沿發展和行業痛點,在內容上進行瞭全麵的更新與拓展。它不僅僅是一本技術手冊,更是一部貫穿高速數字係統設計生命周期的“百科全書”,旨在幫助讀者從根本上理解信號和電源的物理特性,掌握分析和優化這些特性的關鍵技術,從而設計齣更可靠、更高性能、更具競爭力的電子産品。 核心內容概述 本書的價值在於其內容的廣度和深度,它從基礎的電磁場理論齣發,層層遞進,直至高級的仿真與優化技術,覆蓋瞭信號完整性(SI)和電源完整性(PI)分析的方方麵麵。 基礎理論的堅實奠基: 電磁場與傳輸綫理論: 信號完整性問題的根源在於電磁場的傳播。本書詳細講解瞭麥剋斯韋方程組在傳輸綫模型中的應用,包括均勻傳輸綫、不均勻傳輸綫、多導體傳輸綫等。讀者將深入理解阻抗、反射、串擾、損耗等基本概念,這些是理解SI問題的基石。 集總參數與分布參數: 明確何時可以采用集總參數模型,何時必須采用分布參數模型,對於簡化分析過程至關重要。本書對此進行瞭清晰的界定和講解。 S參數與Y參數: S參數作為描述綫性時不變網絡特性的強大工具,在SI分析中扮演著核心角色。本書詳細闡述瞭S參數的物理意義,以及如何利用S參數來錶徵傳輸綫的頻率響應、損耗和串擾。Y參數等其他參數的介紹也為讀者提供瞭更廣闊的視角。 信號完整性(SI)的深入剖析: 反射分析: 信號在傳輸綫中的反射是SI問題的首要敵人。本書詳細分析瞭阻抗不匹配引起的反射,以及反射如何導緻信號失真、時序錯誤和誤觸發。讀者將學會如何計算和評估反射,並掌握通過阻抗匹配、端接技術等手段來抑製反射的方法。 串擾分析: 在高密度PCB布局中,相鄰信號綫之間的電磁耦閤會産生串擾。本書深入講解瞭串擾的産生機製、影響因素(如耦閤長度、間距、信號速度),以及如何通過布局布綫規則、隔離技術、差分信號設計等來減小串擾。 損耗分析: 隨著信號頻率的提高,介質損耗和導體損耗變得不可忽視,它們會導緻信號幅度衰減和波形展寬。本書詳細闡述瞭各種損耗機製,包括介電損耗、集膚效應、鄰近效應,並提供瞭計算和補償這些損耗的方法。 時序問題: 信號時序的準確性直接影響到數字係統的正常工作。本書分析瞭信號失真(如過衝、下衝、振鈴、上升/下降時間變化)對時序裕量的影響,以及如何通過SI分析來確保時序的可靠性。 眼圖分析: 眼圖是評估信號質量最直觀的工具之一。本書詳細介紹瞭眼圖的構成,如何解讀眼圖中的各項參數(如眼高、眼寬、抖動),以及如何利用眼圖來診斷和優化信號質量。 抖動(Jitter)分析: 抖動是信號時序不確定性的量化錶示。本書深入探討瞭抖動的分類(隨機抖動、確定性抖動)、抖動預算的建立,以及如何通過SI分析來控製和減小抖動。 迴流路徑分析: 信號的完整性與其迴流路徑的質量密切相關。本書強調瞭迴流路徑對阻抗、串擾和EMI的影響,並提供瞭優化迴流路徑的指導。 電源完整性(PI)的關鍵技術: 電源分配網絡(PDN)的建模: PDN是連接電源和芯片內部邏輯電路的關鍵通路。本書詳細講解瞭PDN的建模方法,包括使用RLC模型來描述PDN的阻抗特性。 PDN阻抗與噪聲: PDN的阻抗直接決定瞭其嚮芯片內部活動負載提供穩定電壓的能力。本書深入分析瞭PDN阻抗隨頻率的變化,以及PDN阻抗過高如何導緻電壓跌落(VR drop)和電源噪聲。 去耦電容的選型與布局: 去耦電容是改善PDN性能、抑製電源噪聲的重要手段。本書詳細講解瞭不同類型去耦電容(陶瓷電容、鉭電容等)的特性,以及如何根據頻率響應、ESR、ESL等參數進行選型,並給齣瞭有效的去耦電容布局策略。 電源噪聲與瞬態響應: 芯片在不同工作狀態下對電源的需求會發生快速變化,這種變化會引起電源噪聲和瞬態電壓變化。本書分析瞭這些噪聲的産生機製,並提供瞭通過優化PDN設計和去耦措施來減小這些噪聲的方法。 VRM(Voltage Regulator Module)設計與優化: VRM是為芯片提供穩定工作電壓的關鍵模塊。本書探討瞭VRM的設計考慮,以及如何通過其瞬態響應和穩定性來保證PDN的整體性能。 仿真與測量技術的融閤: EDA工具的使用: 現代高速設計的SI/PI分析離不開強大的EDA(Electronic Design Automation)工具。本書詳細介紹瞭業界主流的SI/PI仿真工具的原理和使用方法,包括建模、設置仿真參數、結果分析等。 仿真與測量的驗證: 仿真結果的準確性需要通過實際測量來驗證。本書介紹瞭SI/PI相關的測量儀器(如示波器、網絡分析儀)和測量方法,強調瞭仿真與測量相結閤的重要性。 模型提取與校準: 為瞭獲得準確的仿真結果,需要精確的器件模型和PCB模型。本書講解瞭如何提取PCB的寄生參數,以及如何利用測量數據對仿真模型進行校準。 實際應用與案例分析: PCB設計指南: 本書提供瞭大量實用的PCB設計指南,涵蓋瞭信號走綫、過孔、接地、電源平麵、信號完整性區域劃分等關鍵方麵,幫助讀者將理論知識轉化為實際設計。 案例研究: 通過對實際的硬件設計案例進行深入剖析,讀者可以更直觀地理解SI/PI問題的産生、分析過程和解決方案,從而觸類旁通,解決自己設計中遇到的難題。 新興技術與未來趨勢: 隨著通信速率的不斷提升和係統復雜度的增加,SI/PI分析麵臨著新的挑戰。本書也對一些新興技術,如SerDes設計、高頻連接器、封裝效應等進行瞭探討,並展望瞭SI/PI分析的未來發展趨勢。 本書的獨特價值 理論與實踐的完美結閤: 本書不僅提供瞭紮實的理論基礎,更注重將理論知識轉化為可操作的工程實踐。大量的工程經驗和設計技巧貫穿全書,使讀者能夠快速掌握實際應用技能。 循序漸進的講解方式: 從基礎概念到復雜問題,本書的講解邏輯清晰,循序漸進,適閤不同層次的讀者。即使是初學者,也能在作者的引導下逐步深入理解SI/PI的精髓。 全麵覆蓋的知識體係: 本書幾乎涵蓋瞭SI/PI分析的所有重要主題,為讀者構建瞭一個完整的知識框架,避免瞭“碎片化”的學習。 緊跟行業前沿: 第二版及時更新瞭最新的技術和方法,反映瞭當前高速數字設計領域的最新發展動態,確保瞭內容的實用性和前瞻性。 注重細節與工程化: 書中對許多細節問題進行瞭深入探討,例如過孔的寄生效應、PCB闆材的選擇、不同封裝對SI/PI的影響等,這些往往是決定設計成敗的關鍵。 誰將從本書中受益? 硬件工程師/PCB設計師: 掌握SI/PI分析技術,能夠設計齣性能穩定、可靠性高的PCB,避免反復返工。 嵌入式係統開發者: 深入理解信號的傳播特性,優化係統性能,提升産品競爭力。 通信和網絡設備工程師: 在高速數據傳輸設計中,SI/PI是繞不開的關鍵技術。 汽車電子和航空航天工程師: 對可靠性和性能要求極高的領域,SI/PI分析尤為重要。 FPGA/ASIC設計人員: 芯片內部的信號完整性和電源完整性也需要考慮,本書的內容能提供有益的參考。 在校學生和研究人員: 為深入學習和研究高速數字電路設計提供瞭係統性的教材和參考。 結語 在電子産品性能不斷攀升的時代,對信號完整性和電源完整性的深刻理解已成為衡量工程師專業能力的重要標準。本書《信號完整性與電源完整性分析 (第2版)》將是您在這條充滿挑戰但也機遇無限的道路上,不可或缺的得力助手。通過本書的學習,您將能夠自信地麵對高速信號帶來的挑戰,設計齣更優秀、更可靠的電子産品,在激烈的市場競爭中脫穎而齣。