纳米级CMOS超大规模集成电路可制造性设计

纳米级CMOS超大规模集成电路可制造性设计 下载 mobi epub pdf 电子书 2024


简体网页||繁体网页
[美] Sandip Kundu,[印] Aswin Sreedhar 等 著,王昱阳,谢文邀 译

下载链接在页面底部
点击这里下载
    


想要找书就要到 新城书站
立刻按 ctrl+D收藏本页
你会得到大惊喜!!

发表于2024-11-22

图书介绍


出版社: 科学出版社
ISBN:9787030400345
版次:1
商品编码:11440347
包装:平装
丛书名: 集成电路设计
开本:16开
出版时间:2014-05-01
用纸:胶版纸
页数:261
字数:260000
正文语种:中文


类似图书 点击查看全场最低价

相关图书





图书描述

内容简介

  《纳米级CMOS超大规模集成电路可制造性设计》的内容包括:CMOSVLSI电路设计的技术趋势;半导体制造技术;光刻技术;工艺和器件的扰动和缺陷分析与建模;面向可制造性的物理设计技术;测量、制造缺陷和缺陷提取;缺陷影响的建模和合格率提高技术;物理设计和可靠性;DFM工具和DFM方法。

作者简介

Sandip Kundu,PH.D.,是马萨诸塞大学阿姆赫斯特分校电气与计算机工程系的教授,专业从事VLSI设计与测试。此前,他曾任英特尔公司的首席工程师和IBM公司的研究组成员。

Aswin Sreedhar,PH.D.,是马萨诸塞大学阿姆赫斯特分校电气与计算机工程系的研究助理。他的研究兴趣是面向VLSI系统的可制造性设计和电路可靠性设计的统计技术。此前,他曾在英特尔公司和做毕业实习。另外Sreedhar博士凭借基于光刻的成品率建模获得了2009年DATE会议的最佳论文奖。

内页插图

目录

第1章 绪论
1.1技术趋势:延续摩尔定律
1.1.1器件的改进
1.1.2材料科学的贡献
1.1.3深亚波长光刻
1.2可制造性设计
1.2.1DFM的经济价值
1.2.2偏差
1.2.3对基于模型的DFM方法的需求
1.3可n靠性设计
1.4小结
参考文献

第2章 半导体制造
2.1概述
2.2图形生成工艺
2.2.1光刻
2.2.2刻蚀技术
2.3光学图形生成
2.3.1照明系统
2.3.2衍射
2.3.3成像透镜系统
2.3.4曝光系统
2.3.5空间像与缩小成像
2.3.6光刻胶图形生成
2.3.7部分相干
2.4光刻建模
2.4.1唯象建模
2.4.2光刻胶的完全物理建模
2.5小结
参考文献

第3章 工艺和器件偏差:分析与建模
3.1概述
3.2栅极长度偏差
3.2.1光刻导致的图形化偏差
3.2.2线边缘粗糙度:理论与特性
3.3栅极宽度偏差
3.4原子的波动
3.5金属和电介质厚度偏差
3.6应力引起的偏差
3.7小结
参考文献

第4章 面向制造的物理设计
4.1概述
4.2光刻工艺窗口的控制
4.3分辨率增强技术
4.3.1光学邻近效应修正
4.3.2亚分辨率辅助图形
4.3.3相移掩膜
4.3.4离轴照明
4.4DFM的物理设计
4.4.1几何设计规则
……
第5章 计量、制造缺陷以及缺陷提取
第6章 缺陷影响的建模以及成品率提高技术
第7章 物理设计和可靠性
第8章 可制造性设计:工具和方法学

精彩书摘

  5.2.1误差来源的分类
  在失效分析中,实验室可能使用不同类型的工具诊断不同类型的缺陷。例如,一个FA实验室中可能配有微探测平台、激光切割机、微切片设备、高分辨率X光系统、自动化的解封装系统、用于去除涂层的反应性离子刻蚀机、扫描电子显微镜、光发射显微镜以及光谱仪。由于成本的差异,并非所有实验室都会配备上述所有设备;另外,不同实验室的人员对这些设备的专业知识也有很大差异。由于受到可用设备和工程师专业知识的限制,有关缺陷根本原因的理论常常受到曲解,这意味着故障排除的结果可能无法准确反映缺陷的真实成因或其发生概率。因此,在制造的各个阶段获得精确的缺陷率是一件极其困难的任务。两类:功能失效和参数失效。功能失效造成器件无法实现预想的功能,相比之下,参数失效使器件的参数偏差超出设计规格(如整体电路延时的增加),尽管它们仍能在大多数情况下正确运行。FA的目标是找出失效发生时电路运行的模式(即电路工作条件)、失效的机制,以及缺陷的根源。由于失效分析的引入,工艺控制和失效抑制技术得到持续的改进。这些FA所用的技术将在5.4节讨论。
  失效分析有助于寻找失效的根本原因,这种分析可能针对掩膜缺陷,也可能针对版图上需要进行的修改。确定失效的根本原因有助于从整体上对工艺进行改良。工艺的成品率依赖于对各种参数的控制,以及这些参数与预定规格的一致性。这些条件的任何微小改变,都可能对工艺成品率造成显著的影响。与工艺失效类似,工艺成品率可分为功能成品率和参数成品率。成品率通常是指同一批次中合格管芯数量与全部管芯数量的比值。因此功能成品率就是可实现功能的管芯与生产的管芯总数之比;类似地,参数成品率是指那些可实现功能,但其参数在某些情况下可能超出规格范围的管芯所占总管芯数的比例。工艺成品率与生产成本直接相关,它代表着当前生产工艺控制的有效性。若功能成品率过低,则要求对工艺步骤进行广泛的失效分析和改动;而对于较低的参数成品率,这些分析并不是必需的。成品率模型是基于FA信息而创建的,用于在较高的工艺偏差下预测设计的有效性。与FA技术类似,对不同类型的缺陷所导致的功能或参数成品率下降,需要使用不同的成品率模型来分析。缺陷形成的机制被有效地应用到成品率建模中,用于精确地模拟设计的成品率。5.5节将对这方面的文献进行综述,其中包括基于粒子缺陷的成品率模型,以及一些对基于图形化的成品率模型所做的最新研究。
  本章的目的是向读者介绍工艺控制的重要性,详细地讨论缺陷形成理论、计量、失效分析以及成品率建模技术。
  5.2工艺所致的缺陷
  在器件尺寸大于或接近光源波长的技术工艺中(参见图1.5),半导体制造的绝大多数缺陷都来自超净室设备中的微粒或其他污染物,不过超净室技术的提升已经降低了粒子所致的缺陷率。随着大规模半导体生产的到来,超净室的标准有了显著的提高。如表5.2所总结的,超净室的标准是根据一个立方区域内特定大小粒子的数量而制定的。
  ……

前言/序言

  本书的目的是将读者引入可制造性和可靠性设计的世界,其定位是作为高年级本科生或低年级研究生的教材,也可以作为设计人员的参考书。由于这一领域有大量的会议和期刊,无法保证本书的内容完全涵盖最新的行业进展。因此,我们将重点更多地放在原理和概念上,而非每个主题的细节。每章的最后都有参考文献,供读者进行更深入的学习。为了理解本书的内容,读者需要对VLSI设计原则有一定的了解,包括标准单元库的特征化和物理版图的开发。
  本书是基于两个合作者共同的研究兴趣而著成的,两位作者都在可制造性设计领域发表过诸多成果。Kundu教授还在美国马萨诸塞大学开设了可制造性和可靠性设计的新课程,本书的内容组织很大程度上是基于这门课程的结构,为课堂教学而设计的。因此,作者希望学生可以极大地受益于本书的讲解。本书还广泛涉及成本、约束条件、计算效率以及方法等问题,基于这个原因,本书对设计人员也具有一定的参考价值。
  本书的内容将分为8章进行讲述。第1章向读者介绍当前CMOSVLSI设计的技术趋势。本章将对新型器件以及材料科学和光学的贡献进行概述。为实现更高性能和更低功耗的目标,材料科学和光学已经成为了设计过程的基础。本章将介绍可制造性设计(DFM)的基本概念、DFM与设计过程的关联,以及它在当前设计系统和工艺流程中的应用。本章还将从可靠性设计(DFR)的角度探讨纳米级CMOSVLSI设计中的可靠性问题、计算机辅助设计(CAD)流程,以及为提高产品寿命而进行的设计优化。
  第2章将讨论半导体制造的前期技术,介绍诸如氧化、扩散、金属沉积以及图形生成等工艺步骤。本章着重讲解图形生成阶段所涉及的光刻和蚀刻工艺。为了有效地分析给定设计的可制造性,本章将讨论光刻系统的建模技术,这些技术被分为“现象学建模”和“完全物理建模”两类,它们的准确性和计算效率在本章得到了比较。
  第3章的重点是当前和未来CMOS器件中的工艺参数偏差及其影响。本章主要解决的问题是图形生成偏差、掺杂密度波动,以及化学机械抛光和应力所致的电介质厚度偏差。
  第4章将讲解通过版图分析实现光刻控制的基本原理,以及重要的光刻参数和概念。光刻偏差控制由各种分辨率增强技术体现,其中包括光学邻近效应修正、相移掩膜以及离轴照明技术。本章还将讨论DRM手册的组成部分,其中包括几何设计规则、受限设计规则以及天线规则等。本章还用了若干小节介绍基于模型的设计规则检查的演变过程,以及传统物理设计中其他CAD工具的变化。本章的末尾将展示几种高级光刻技术,如双重图形光刻、逆向光刻以及光源掩膜优化等。
  第5章将深入考察半导体制造中出现的多种制造缺陷,这些缺陷被分为两类:由污染物造成的缺陷(粒子缺陷)以及由版图设计本身造成的缺陷(依赖于图形的缺陷)。本章将讲解如何使用关键面积来估计粒子缺陷对成品率的影响,以及如何使用基于线宽的模型来预测图形缺陷所致的成品率变化。本章还将介绍计量学和失效分析技术,以及它们在半导体测量和工艺控制中的应用。
  第6章将研究粒子缺陷和基于图形的缺陷对电路工作性能的影响。本章讨论的范围涵盖了缺陷模型和故障模型,这些模型可以在缺陷存在的情况下有效地鉴别并预测设计行为。本章还将探讨如何通过避错和容错技术来提高设计的成品率。
  第7章将讨论可靠性问题的物理表现及其影响。本章将对热载流子注入、负偏压温度不稳定性、电迁移以及静电放电(ESD)等可靠性失效机制进行解释说明。上述每种可靠性失效机制的平均失效前时间,以及降低其影响的设计方法也在本章得到讨论。
  最后,第8章着重讲解CAD工具和方法的变化。电路实现过程中的每个步骤都有不同的DFM和DFR方法,其中包括库特征化、标准单元设计以及物理设计等,CAD工具因为DFM和DFR方法的不同而发生变化。随后,本章将深入探讨DFM—DFR问题对统计学设计方法和基于模型的解决方案的需求。本章还详细分析了未来设计中面向可靠性的DFM方法的重要性。
  本书的中心思想是,设计过程中做出的每一个决定都会影响到产品的可制造性、成品率和可靠性。一个产品在经济上的成功与产品的成品率和可制造性密不可分,传统意义上这些只取决于制造厂商的效率和生产率,而本书向读者展示了设计方法对产品能否取得经济成功将有巨大影响。
  Sandip Kundu
  Aswin Sreedhar
纳米级CMOS超大规模集成电路可制造性设计 下载 mobi epub pdf txt 电子书 格式

纳米级CMOS超大规模集成电路可制造性设计 mobi 下载 pdf 下载 pub 下载 txt 电子书 下载 2024

纳米级CMOS超大规模集成电路可制造性设计 下载 mobi pdf epub txt 电子书 格式 2024

纳米级CMOS超大规模集成电路可制造性设计 下载 mobi epub pdf 电子书
想要找书就要到 新城书站
立刻按 ctrl+D收藏本页
你会得到大惊喜!!

用户评价

评分

评分

评分

评分

评分

评分

评分

评分

评分

类似图书 点击查看全场最低价

纳米级CMOS超大规模集成电路可制造性设计 mobi epub pdf txt 电子书 格式下载 2024


分享链接




相关图书


本站所有内容均为互联网搜索引擎提供的公开搜索信息,本站不存储任何数据与内容,任何内容与数据均与本站无关,如有需要请联系相关搜索引擎包括但不限于百度google,bing,sogou

友情链接

© 2024 book.cndgn.com All Rights Reserved. 新城书站 版权所有