TigerSHARC处理器技术及其应用 pdf epub mobi txt 电子书下载 2025

简体网页||繁体网页

☆☆☆☆☆

冯小平等著

下载链接在页面底部

facebook linkedin mastodon messenger pinterest reddit telegram twitter viber vkontakte whatsapp 复制链接

想要找书就要到新城书站

book.cndgn.com

立刻按 ctrl+D收藏本页

你会得到大惊喜!!

出版社：西安电子科技大学出版社

ISBN：9787560624716

版次：1

商品编码：10282934

包装：平装

丛书名： 21世纪高等学校电子信息类规划教材

开本：16开

出版时间：2010-10-01

用纸：胶版纸

页数：442

具体描述

内容简介

《TigerSHARC处理器技术及其应用》是高等学校电子信息类专业本科和研究生的DSP技术及其应用课程的教材，在介绍ADI公司的浮点TigerSHARC系列DSP的内核结构、存储器组织和总线结构、接口技术及其指令系统的基础上，重点讨论了TS101S和TS201S的程序设计、接口设计和系统设计技术，并给出了几个基于TS101S和TS201S的信号处理器系统的设计实例。本书在介绍TigerSHARC系列DSP基础知识的同时，立足于实际应用系统的设计要求，注重基本原理与实际应用相结合，可使读者快速掌握DSP的基本原理及其在数字信号处理中的应用技巧。
《TigerSHARC处理器技术及其应用》既可作为电子信息类专业DSP应用技术课程的本科生和研究生教材，也可作为相关专业高年级本科生和研究生及从事DSP技术设计和开发的专业技术人员的参考书。

第1章概述
1.1 数字信号处理器的基本概念和特点
1.1.1 数字信号处理器的基本概念
1.1.2 数字信号处理器的特点
1.2 数字信号处理器的发展历史和应用
1.2.1 数字信号处理器的发展历史
1.2.2 数字信号处理器的应用
1.3 ADI公司的DSP系列简介
1.3.1 Blackfin系列定点处理器
1.3.2 SHARC系列DSP的基本特点
1.3.3 TigerSHARC 系列DSP的特点
第2章 TS系列DSP的内核结构
2.1 TS系列DSP的内核结构概述
2.1.1 TS101S的内核结构概述
2.1.2 TS20XS的内核结构概述
2.2 TS处理器的运算模块
2.2.1 运算模块的组成
2.2.2 运算模块的寄存器
2.2.3 算术逻辑单元ALU
2.2.4 乘法器
2.2.5 移位器
2.2.6 TS201S的通信逻辑处理单元（CLU）
2.3 TS处理器的整型算术逻辑单元
2.3.1 IALU结构
2.3.2 IALU的寄存器
2.3.3 IALU算术、逻辑和函数操作
2.4 TS101S的程序控制器
2.4.1 程序控制器的功能
2.4.2 程序控制器的寄存器
2.4.3 指令对齐缓冲池（IAB）
2.4.4 分支地址缓冲池（BTB）
2.4.5 程序控制器的使用实例
2.5 TS20XS的程序控制器
2.5.1 程序控制器的寄存器
2.5.2 程序控制器的指令流水
2.5.3 指令对齐缓冲池（IAB）和分支地址缓冲池（BTB）
第3章 TS系列DSP的存储器及寄存器
3.1 TS101S处理器的总线
3.1.1 TS101S的内部总线
3.1.2 TS101S的外部总线
3.1.3 总线控制与状态寄存器
3.1.4 多处理器连接与总线仲裁
3.1.5 主机接口
3.2 TS101S的存储器组织
3.2.1 全局寻址空间
3.2.2 外部存储器寻址空间
3.2.3 内部存储器寻址空间
3.2.4 多处理器空间和主机寻址空间
3.3 TS101S的寄存器组
3.3.1 寄存器分组
3.3.2 运算模块中的寄存器组
3.3.3 IALU的寄存器组
3.3.4 程序控制器的寄存器组
3.3.5 中断向量表寄存器组
3.3.6 外部口（EP）寄存器组
3.4 TS20XS的总线
3.4.1 TS20XS的内部总线
3.4.2 TS20XS的SOC接口
3.5 TS201S的存储器组织
3.5.1 TS201S的寻址空间
3.5.2 全局寻址映射空间
3.5.3 主机寻址空间
3.5.4 外部存储器寻址空间
3.5.5 多处理器寻址空间
3.5.6 处理器内部存储空间
3.5.7 TS201S的内部存储器组织
3.6 TS201S处理器的寄存器组
3.6.1 运算块寄存器组
3.6.2 IALU寄存器组
3.6.3 程序控制器寄存器组
3.6.4 Cache寄存器组（存储器控制寄存器）
3.6.5 中断寄存器组
3.6.6 DMA控制和状态寄存器组
3.6.7 链路口寄存器组
3.6.8 外部总线接口寄存器组
第4章 TS系列DSP的I/O资源
4.1 TS处理器的中断
4.1.1 TS处理器的中断源
4.1.2 TS处理器的中断向量
4.1.3 可编程的中断控制寄存器
4.1.4 中断处理过程
4.1.5 中断返回与异常
4.1.6 中断服务程序实例
4.2 TS处理器的DMA传输
4.2.1 DMA控制器与传输控制块
4.2.2 DMA控制与状态寄存器
4.2.3 链式DMA与二维DMA
4.2.4 外部口DMA
4.2.5 AutoDMA与链路口DMA
4.3 TS101S的链路口
4.3.1 链路口资源
4.3.2 链路口通信协议
4.3.3 链路口控制及状态寄存器
4.4 TS20XS处理器的链路口
4.4.1 TS20XS链路口结构
4.4.2 链路口的控制和状态寄存器
4.4.3 链路口的连接方式和工作
4.4.4 链路口通信协议
4.4.5 链路口的传输延迟
4.4.6 链路口的故障检测机制
第5章 TS系列DSP的指令系统
5.1 TS系列DSP的数据格式
5.1.1 单精度浮点数据格式
5.1.2 扩展精度浮点数据格式
5.1.3 定点数据格式
5.2 TS系列DSP的指令结构和寄存器
5.2.1 指令行结构
5.2.2 寄存器名称和使用
5.3 存储器的寻址和访问方式
5.3.1 直接和间接寻址
5.3.2 循环寻址
5.3.3 位反序寻址
5.3.4 存储器的访问类型
5.3.5 寄存器传送和立即数扩展操作
5.4 TS处理器的指令
5.4.1 ALU指令
5.4.2 CLU指令
5.4.3 乘法器指令
5.4.4 移位器指令
5.4.5 IALU指令
5.4.6 IALU加载/存储/传输指令
5.5 TS处理器的指令并行规则和约束条件
5.5.1 指令并行规则
5.5.2 并行指令的通用约束
5.5.3 计算块指令约束
5.5.4 IALU指令约束
5.5.5 程序控制指令约束
第6章 TS系列DSP的程序设计与开发
6.1 TS处理器程序设计概述
6.2 汇编器和汇编语言程序设计
6.2.1 标识符和运算符
6.2.2 预处理伪指令
6.2.3 汇编伪指令
6.2.4 汇编程序举例
6.3 C编译器和C程序设计
6.3.1 C编译器的特点
6.3.2 C编译器支持的数据类型
6.3.3 实时运行模式与实时运行库
6.3.4 C/C++与汇编程序接口
6.3.5 C程序优化
6.3.6 程序优化的实例
6.4 链接器和LDF（链接描述文件）
6.4.1 链接器
6.4.2 LDF文件中常用的链接器命令
6.4.3 LDF文件的编写
6.5 VisualDSP++集成开发工具
6.5.1 集成开发工具及其特点
6.5.2 利用IDDE进行程序开发的过程
6.5.3 Debugger工具及其使用
第7章 TS系列DSP的接口技术
7.1 TS处理器外部总线接口技术
7.1.1 TS处理器的外部总线概述
7.1.2 EPROM和Flash接口
7.1.3 典型外部总线接口范例
7.2 主机接口
7.3 SDRAM接口
7.3.1 SDRAM接口信号
7.3.2 SDRAM编程
7.3.3 SDRAM接口扩展举例
7.4 TS处理器与常用器件的接口技术
7.4.1 与双口RAM的接口技术
7.4.2 与ADC的接口技术
7.4.3 与DAC的接口技术
7.5 TS处理器的DMA传输
7.5.1 内部存储器到外部存储器的DMA
7.5.2 链式DMA与二维DMA
7.5.3 链路口DMA
第8章 TS系列DSP系统设计技术
8.1 TS处理器的复位电路设计
8.1.1 TS101S的复位方式
8.1.2 TS101S处理器复位电路设计
8.2 TS处理器的引导模式和引导程序
8.2.1 TS处理器的引导模式
8.2.2 引导程序的生成方法
8.2.3 引导程序举例
8.3 初始化程序和特殊引脚
8.3.1 初始化参数
8.3.2 初始化程序举例
8.3.3 特殊引脚功能说明
8.4 TS处理器系统时钟设计
8.4.1 TS101S系统时钟设计
8.4.2 TS201S的系统时钟设计
8.5 TS处理器电源单元设计
8.5.1 TS处理器电源供电的特点和要求
8.5.2 TS101S的电源单元设计
8.5.3 TS201S处理器电源滤波要求
8.5.4 TS201S处理器电源设计
8.5.5 TS201S系统功耗及散热设计
8.6 JTAG接口设计
8.6.1 硬件仿真器概述
8.6.2 JTAG连接
8.6.3 ICE配置与测试
8.7 信号处理系统设计
8.7.1 处理器类型的选择
8.7.2 信号处理器体系设计
8.7.3 信号处理器PCB拓扑设计
8.8 多处理器系统的数据传输和同步协调技术
8.8.1 多处理器系统的数据传输方式
8.8.2 系统工作的协调和同步方法
8.8.3 多处理器系统的并行流水工作
第9章 TS系列DSP系统设计实例
9.1 通信信号参数估计的例子
9.1.1 基于高阶循环累积量的载频估计
9.1.2 通信信号参数分析的硬件及软件实现
9.2 脉冲分选的例子
9.2.1 PRI变换
9.2.2 脉冲分选硬件和软件实现
9.3 通信信号监测系统设计实例
9.3.1 系统需求
9.3.2 设计思路
9.3.3 系统硬件设计
9.3.4 系统软件设计
9.4 链路口耦合构成多处理器系统
9.4.1 处理器系统组成
9.4.2 脉冲压缩和固定杂波对消处理
9.4.3 动目标检测（MTD）
9.4.4 恒虚警处理
9.5 多DSP系统的设计实例
9.5.1 WCDMA基带处理板功能
9.5.2 WCDMA基带处理板时序要求
9.5.3 WCDMA基带处理板硬件方案
参考文献

前言/序言

前言
　　随着数字信号处理理论和技术、软件无线电理论和技术的迅猛发展，其应用领域不断拓展，已经渗透到国民经济和日常生活的许多领域中。数字信号处理理论的发展，信号处理算法的不断进步和完善，使得对信号处理的硬件平台的要求也越来越高。近几年来，为应对市场的要求，各DSP厂家不断推出了各种高性能的DSP。TigerSHARC是一种超高性能静态超标量浮点 DSP，非常适合于对计算能力和实时性有苛刻要求的大计算量的信号处理任务。与其他的浮点处理器相比，TigerSHARC的处理能力更强，运算速度更快，体积更小，开发成本更低，可用于构建性能价格比更高的信号处理系统。自从2001年美国ADI公司推出高性能TigerSHARC系列DSP的成员ADSP—TS101S、2003年推出TigerSHARC系列新成员ADSP—TS20XS以来，TigerSHARC系列数字信号处理器得到了广泛的应用。
　　为了适应数字信号处理领域的新变化，我校从2001年开始，在相关专业的本科和研究生培养计划中，增设了DSP技术和应用课程，本书就是为了满足相关教学和工程技术人员的需求而编写的。本书作者具有多年从事DSP技术及其应用领域的教学和科研实践经历，开发了多种型号的基于TigerSHARC系列DSP的单处理器和多处理器系统。本书是在作者总结多年的研究成果的基础上编写的，其中给出了许多典型的DSP系统接口和系统设计的示例。
　　TigerSHARC处理器包括TS101S和TS201S等处理器，两者的大部分功能是完全兼容的，但是其某些细节也存在不同程度的差异。为此，本书在内容的取舍上采取了求同存异的方法，大部分内容以TS101S为主展开讨论。对于两者存在明显差异的地方采取分别介绍的方式进行讨论，对于差异不大的地方给予适当的提示。另一方面，在取材上注意了DSP的原理与应用并重，力求使读者通过对本书给出的相关内容的学习，可以较全面地掌握TigerSHARC的应用基础知识，也能了解到许多设计中的细节、经验和教训。我们真诚希望每位读者都能从中获益，果能如此，我们将感到由衷的高兴。
　　本书共9章，其内容大致分为三个部分。第一部分是基础部分，包括第1～5章，重点介绍TigerSHARC处理器的基础知识，包括处理器的内核结构、总线和存储器组织、I/O资源、指令系统等主要内容。第二部分是应用部分，包括第6章和第7章，主要介绍TigerSHARC处理器的程序开发和I/O接口技术。第三部分是系统设计与应用，包括第8章和第9章，主要介绍TigerSHARC处理器的系统设计技术和应用。第8章讨论DSP系统的时钟、电源、链路口、SDRAM、引导方式及其程序设计等信号处理器系统的外围接口硬件和程序设计问题，还讨论了信号处理器系统的数据传输和同步问题、流水处理等问题。第9章给出了几个典型的基于TS101S和TS201S处理器的雷达、雷达侦察信号处理器的设计实例。书中涉及的内容较多，授课教师可以根据教学情况适当调整教学内容。
　　冯小平负责全书统稿工作并编写第1～4章和第7、8章，曹向海负责编写第5章，鲍丹负责编写第6章，曹向海和鲍丹合作编写第9章。由于作者水平有限，书中难免会出现一些错误，希望选用本书的教师或读者能将存在的问题及时转告我们，我们将表示衷心的感谢。反馈问题可电邮至xpfeng@mail.xian.edu.cn，直接与作者联系，或者通过出版社与作者联系。
　　本书的编写得到了西安电子科技大学教材基金的资助。作者首先对关心本书出版的各位老师表示衷心的感谢。作者的同事刘书明教授十分关心本书的编写工作，并且提供了许多第一手资料，使得本书能够在短时间内编写完成，在此特别对他的帮助表示衷心的感谢。在编写过程中，作者引用了西安电子科技大学电子工程学院的多位老师和研究生的成果和论文，在此也对他们表示衷心的感谢。作者还要特别感谢西安电子科技大学出版社的各位编辑、领导和工作人员，他们为本书的出版付出了辛勤的劳动。
　　作者
　　2010年4月
　　于西安电子科技大学