國外電子與嵌入式係統設計譯叢：ESD揭秘:靜電防護原理和典型應用 下載 mobi epub pdf 電子書 2024

☆☆☆☆☆
簡體網頁||繁體網頁



點擊這裡下載

類似圖書 點擊查看全場最低價

---

內容簡介

　　

　　正是因為ESD技術存在於從微電子到納米電子，所以ESD會影響半導體製造、半導體器件、電子係統等電子産業鏈的整個鏈條上任意一個環節。《國外電子與嵌入式係統設計譯叢：ESD揭秘：靜電防護原理和典型應用》的內容涉及到ESD的基礎，EOS、EMI、EMC以及Latchup等內容，為讀者提供瞭一個ESD技術的全景視角——從半導體製造一直到電子係統的集成。通過一些特定技術，電路和芯片的案例啓發讀者對於ESD相關技術的脈絡有一個整體的認識。本書覆蓋的內容有：靜電學基礎，包括摩擦起電，以及它們是如何和日常的微電子設置納米級半導體製造環境相關的。如何處理和檢查半導體製造中工藝中的靜電防護問題，避免由此帶來的問題。ESD、EOS、EMI、EMC和latchup半導體器件和係統級測試，確保産品在各種模式下符閤國際標準化組織的規範要求。片上和製造中解決ESD問題的一些方案，同時也包含一些係統級的靜電防護方案，使得係統更加健壯。係統級的靜電防護中的關鍵問題，包括服務器、筆記本、磁盤、攝像頭，以及手持設備、汽車，甚至航空航天等。ESD設計中技術的案例，包括CMOS、BiCMOS、SOI等。

作者簡介

Steven H．Voldman博士由於在CMOS、SOI和SiGe工藝下的靜電放電(ESD)保護方麵所作齣的貢獻，而成為瞭ESD領域的第一位IEEE Fellow。

他於1979年在布法羅大學獲得瞭工程學學士學位；並於1981年在麻省理工學院(MIT)獲得瞭電子工程方嚮的碩士學位；以後又在MIT獲得第二個電子工程學位(工程碩士學位)；1986年他在IBM的駐地研究員計劃下從佛濛特大學獲得瞭工程物理學碩士學位，並於1991年從該校獲得瞭電子工程的博士學位。

他作為IBM開發團隊的一員已有25年的曆史，主要緻力於半導體器件物理、器件設計和可靠性[如軟失效率(SER)、熱電子、漏電機製、閂鎖和ESD]的研究工作。Voldman博士參與到閂鎖技術的研發已有27年之久。他的工作主要針對用於雙極型SRAM、CMOS DRAM、CMOS邏輯、SOI、BiCMOS、SiGe、RF CMOS、RF SOI、智能電源和圖像處理技術中的工藝和電路設計的研究。在2008年，他成為瞭奇夢達DRAM開發團隊的一員，從事70nm、58nm和48nm CMOS工藝的研究。同年，他成立瞭一個有限責任公司，並作為颱積電45mn ESD和閂鎖開發團隊的一部分在其總部中國颱灣新竹工作。目前他作為ESD和閂鎖研發的高級首席工程師效力於Intersil公司。

內頁插圖

目錄

譯者序
前言
緻謝
作者簡介
第1章　靜電學基本原理
1.1　引言
1.2　靜電學
1.2.1　泰勒斯和靜電引力
1.2.2　靜電學和摩擦生電序列
1.2.3　摩擦生電序列和吉爾伯特
1.2.4　摩擦生電序列和格雷
1.2.5　摩擦生電序列和達菲
1.2.6　摩擦生電序列和富蘭剋林
1.2.7　靜電學--西莫和人體模型
1.2.8　靜電學--庫侖和卡文迪許
1.2.9　靜電學--法拉第和冰桶實驗
1.2.10　靜電學--法拉第和麥剋斯韋
1.2.11　靜電學--帕邢
1.2.12　靜電學--斯托尼與"電子"
1.3　摩擦生電--它是怎麼發生的
1.4　導體、半導體和絕緣體
1.5　靜電耗散材料
1.6　靜電放電和材料
1.7　充電和庫侖定律
1.7.1　摩擦生電
1.7.2　感應生電
1.7.3　傳導生電
1.8　電磁學和電動力學
1.9　電擊穿
1.9.1　靜電放電與擊穿
1.9.2　擊穿與帕邢定律
1.9.3　擊穿和湯森德
1.9.4　擊穿與托普勒定律
1.9.5　雪崩擊穿
1.10　電準靜態和磁準靜態
1.11　電動力學與麥剋斯韋方程
1.12　靜電放電
1.13　電磁兼容
1.14　電磁乾擾
1.15　本章小結
參考文獻
第2章 生産和靜電的基本原理
2.1　材料、工具、人為因素和靜電放電
2.2　製造環境和工具
2.3　生産設備和ESD生産問題
2.4　生産材料
2.5　測量和測試設備
2.6　接地及連接係統
2.7　工作颱麵
2.8　防靜電腕帶
2.9　在綫監測儀
2.10　鞋類
2.11　地闆
2.12　人員服裝接地
2.13　空氣離子化
2.14　座椅
2.15　推車
2.16　包裝和運輸
2.16.1　運輸包裝管
2.16.2　托盤
2.17　ESD識彆
2.18　ESD程序管理--12步構建ESD戰略
2.19　ESD程序審核
2.20　防靜電片上保護
2.21　本章小結
參考文獻
第3章　ESD、EOS、EMI、EMC和閂鎖效應
3.1　ESD、EOS、EMI、EMC和閂鎖效應
3.1.1　ESD
3.1.2　過電應力
3.1.3　電磁乾擾
3.1.4　電磁兼容
3.1.5　閂鎖效應
3.2　ESD模型
3.2.1　人體模型
3.2.2　機器模型
3.2.3　盒式模型
3.2.4　充電器件模型
3.2.5　傳輸綫脈衝
3.2.6　超快傳輸綫脈衝
3.3　過電應力
3.3.1　EOS來源--雷擊
3.3.2　EOS來源--電磁脈衝
3.3.3　EOS來源--機械裝置
3.3.4　EOS來源--配電裝置
3.3.5　EOS來源--開關、繼電器和綫圈
3.3.6　EOS設計流程和産品定義
3.3.7　EOS來源--設計問題
3.3.8　EOS失效機理
3.4　電磁乾擾
3.5　電磁兼容
3.6　閂鎖
3.7　本章小結
參考文獻
第4章　係統級ESD
4.1　係統級測試
4.1.1　係統級測試目標
4.1.2　係統級與元器件級測試失效判據的區彆
4.2　係統與芯片何時相互影響
4.3　ESD和係統級失效
4.3.1　ESD電流和係統級失效
4.3.2　ESD感應電場/感應磁場和係統級失效
4.4　電子係統
4.4.1　卡和闆
4.4.2　係統機架和屏蔽
4.5　當前的係統級問題
4.5.1　便攜係統
4.5.2　移動電話
4.5.3　服務器和電纜
4.5.4　筆記本電腦和電纜
4.5.5　磁盤驅動器
4.5.6　數碼相機
4.6　汽車、ESD、EOS和EMI
4.6.1　汽車和ESD--點火係統
4.6.2　汽車和EMI--電子腳踏裝置
4.6.3　汽車和油箱起火
4.6.4　混閤動力汽車和電動汽車
4.6.5　未來的汽車
4.7　航空航天應用
4.7.1　飛機、局部放電和閃電
4.7.2　衛星、飛船充電和單粒子翻轉
4.7.3　太空登陸任務
4.8　ESD和係統級測試模型
4.9　IEC 61000-4-2
4.10　人體金屬模型
4.11　帶電闆模型
4.12　電纜放電事件
4.12.1　電纜放電事件和範圍
4.12.2　電纜放電事件--電纜測量設備
4.12.3　電纜構形--測試放置
4.12.4　電纜構形--移動電纜
4.12.5　電纜構形--手持電纜
4.12.6　電纜放電事件--峰值電流和充電電壓的關係
4.12.7　電纜放電事件--電流幅度和充電電壓的關係
4.13　本章小結
參考文獻
第5章　元器件級問題--問題與解決方法
5.1　ESD芯片保護--問題與解決方法
5.2　ESD芯片級設計方案--設計綜閤的基本要素
5.2.1　ESD電路
5.2.2　ESD信號引腳保護網絡
5.2.3　ESD電源鉗位保護網絡
5.2.4　ESD電源域--域電路
5.2.5　ESD內部信號綫域--域保護電路
5.3　ESD芯片平麵設計--設計布局和綜閤基礎
5.3.1　ESD信號引腳HBM電路的布置
5.3.2　ESD信號引腳CDM電路布置
5.3.3　ESD電源鉗位電路的放置
5.3.4　ESD VSS-VSS電路布置
5.4　ESD模擬電路設計
5.4.1　ESD模擬電路對稱和共質心設計
5.4.2　模擬信號引腳到電源綫的ESD網絡
5.4.3　共質心模擬信號引腳到電源綫的ESD網絡
5.4.4　共質心模擬電路和ESD網絡的協同綜閤
5.4.5　信號引腳到信號引腳的差分對ESD網絡
5.4.6　共質心信號引腳差分ESD保護
5.5　射頻ESD設計
5.5.1　射頻ESD設計原則
5.5.2　ESD射頻電路--信號引腳ESD網絡
5.5.3　ESD射頻電路--ESD電源鉗位
5.5.4　ESD射頻電路--ESD射頻VSS-VSS網絡
5.6　本章小結
參考文獻
第6章　係統中的ESD問題及解決方案
6.1　ESD係統解決方案--從最大到最小
6.2　航空航天解決方案
6.3　油輪解決方案
6.4　汽車解決方案
6.5　計算機和服務器
6.6　主闆和闆卡
6.6.1　係統闆卡插入的觸點
6.6.2　係統級的電路闆設計--接地設計
6.7　係統級"闆上"ESD防護
6.7.1　火花隙
6.7.2　場發射器件
6.8　係統級瞬態解決方案
6.8.1　瞬態電壓抑製器件
6.8.2　聚閤物電壓抑製器件
6.9　封裝級機械ESD解決方案--機械撬棒
6.10　硬盤ESD解決方案
6.10.1　內嵌"ESD短路"
6.10.2　電樞-機械"短路"--？一種內建的電氣"撬棒"
6.11　半導體芯片級解決方案--版圖布局、版圖及結構
6.11.1　混閤信號模擬和數字的版圖布局
6.11.2　BCD版圖布局
6.11.3　片上係統設計的版圖布局
6.12　半導體芯片解決方案--電源柵格設計
6.12.1　HMM和IEC規範的電源柵格及互連設計上的考慮
6.12.2　ESD電源鉗位設計綜閤--響應IEC 61000-4-2的ESD電源鉗位網絡
6.13　ESD和EMC--當芯片影響瞭係統
6.14　係統級和器件級ESD測試與係統級響應
6.14.1　ESD測試中的時域反射和阻抗方法學
6.14.2　時域反射ESD測試係統評估
6.14.3　ESD退化係統級方法--眼圖測試
6.15　EMC和ESD掃描
6.16　本章小結
參考文獻
第7章　靜電放電的未來
7.1　ESD未來如何
7.2　工廠與製造
7.3　光刻掩膜與十字綫
7.3.1　光刻掩膜中的ESD問題
7.3.2　光刻掩膜的雪崩擊穿
7.3.3　光刻掩膜的電模型
7.3.4　光刻掩膜中的失效缺陷
7.4　磁記錄技術
7.5　微機電器件
7.6　微馬達
7.7　微機電射頻開關
7.8　微機電反射鏡
7.9　晶體管
7.9.1　晶體管-體矽和SOI技術
7.9.2　晶體管和FinFET
7.9.3　FinFET中的ESD問題
7.10　矽納米綫
7.11　碳納米管
7.12　未來的係統和係統設計
7.13　本章小結
參考文獻
術語錶
ESD標準

精彩書摘

　　1．2．8 靜電學一一庫侖和卡文迪許
　　當其他靜電學傢仍樂此不疲地探索長襪及其他摩擦物所産生的靜電放電現象時，庫侖（Coulomb）在1785年設計齣瞭精巧的扭秤，並由此開展一係列探索靜電力、電荷和距離之間關係的研究。卡文迪許（（；avendish）在此之前也進行過類似探索，但其研究成果並未公開發錶，直至1 879年詹姆斯．剋拉剋．麥剋斯韋（James Clefk Maxwell）整理其手稿時纔將上述成果公之於世。
　　1．2．9 靜電學一一法拉第和冰桶實驗
　　此時，正負起電關係尚不完全清楚。1837年，邁剋爾．法拉第（Michael Faraday）利用玻璃棒和絲綢進行的“冰桶實驗”錶明“正負電荷總是以精確的等量關係同時産生”。
　　法拉第在其“物質的力一第五講磁與電”中提供證明，證實瞭靜電帶電現象以及正負帶電之間的關係。他以電現象結束其講座：“……這就是我們所說的‘電’，我們開發利用這種能源的徵程纔剛剛開始。”
　　1．2．10 靜電學一一法拉第和麥剋斯韋
　　這一時期，物質、起電和電力之間的關係仍未被深刻理解，不同的模型（如單電流模型、雙電流模型）被提齣用於解釋帶電過程。眾多電現象模型被建立起來以解釋與介質應力應變相關的現象（從原子層到場層麵）。也正是在該時期，法拉第和詹姆斯．剋拉剋．麥剋斯韋開始將對電和電力的理解以場的概念錶達齣來。電荷被看做一種“以太中的應變態”。詹姆斯。剋拉剋．麥剋斯韋在他1873年齣版的《電磁學通論》一書中，創立瞭我們今天所理解的電磁學理論。
　　1．2．11 靜電學——帕邢
　　1 889年，帕邢開始研究氣體擊穿現象，並嘗試解釋氣壓和電極距離之間的關係18l。介質擊穿現象的研究使現代器件靜電放電現象研究躍上瞭一個新的颱階。即使在今天，帕邢擊穿麯綫對於理解空氣隙和納米結構的電學擊穿仍然具有重要的意義。
　　1．2．12 靜電學——斯托尼與“電子”
　　1891年，G．約翰斯通。斯托尼（Johnstone Stoney）博士提齣“電子”這一概念作為電學的基本單位，與法拉第電解定律相聯係。此時，科學傢們尚未將“電子”與物質實體聯係在一起，而僅僅把它作為一種測量單位或電荷單元。G．約翰斯通。斯托尼博士重新將電子與希臘單詞琥珀聯係在一起，將泰勒斯的早期工作與現代電學的基本單元聯係在一起。之後，電子被證實與物質實體和原子理論相關聯。
　　……

前言/序言

　　半導體器件從誕生之日起就麵臨著靜電放電（ESD）帶來的可靠性問題。隨著器件尺寸減小、集成度提高，靜電問題不僅不消除反而有可能愈加嚴重。因此，對於半導體器件，靜電放電是一個需要關注的永恒問題。
　　半導體器件的靜電問題涉及範圍很廣，覆蓋産品從研發設計到生産製造乃至使用維修等全壽命過程。 目前已有大量的關於半導體器件ESD方麵的書籍和標準，主要集中在半導體器件片上ESD保護設計、生産製造過程的防ESD控製以及ESD測試等幾個方麵，為專業技術人員提供指導。但是，對非專業以及剛剛入門的技術人員，理解我們身邊的靜電問題及如何對半導體器件或係統實施有效的防護也是非常必要的。
　　本書作者Steven H．Voldman博士總結其在半導體器件靜電放電（ESD）領域20多年的研究和工作經驗，撰寫瞭本書，係統而全麵地闡述瞭ESD的基本原理、現實中的ESD環境、半導體器件製造、處理和組裝過程的ESD現象、半導體器件片上和片外保護技術，以及對未來納米結構中的ESD問題展望等，這是一本可以幫助讀者瞭解半導體器件ESD及其所有相關問題的優秀基礎性書籍。
　　電子元器件可靠性物理及其應用技術重點實驗室從20世紀90年代初開始，就開展瞭半導體器件ESD設計、檢測和防護方麵的技術研究及工程應用，譯者在這方麵有比較豐富的知識和經驗，因此，非常高興能將此書介紹給國內的相關技術人員。
　　本書由來萍和恩雲飛研究員組織翻譯和審校，其中作者介紹、前言、緻謝、第1章由劉宏誌、恩雲飛翻譯，第2章和第3章由來萍翻譯，第4章由肖慶中翻譯，第5章由何玉娟翻譯，第6章由王力緯翻譯，第7章由師謙翻譯，並由恩雲飛、來萍、肖慶中、師謙、劉虹誌、王力緯、何玉娟、陳義強進行瞭審校。
　　為瞭給讀者提供一本具有專業水平的科技書籍，譯者對書稿進行瞭多次審校，還針對術語錶、標準中的專業術語進行瞭集體討論，以求盡量減少技術和編輯錯誤。但由於譯者水平所限，難免會有不妥之處，懇請讀者批評指正。
國外電子與嵌入式係統設計譯叢：ESD揭秘:靜電防護原理和典型應用 下載 mobi epub pdf txt 電子書 格式

評分☆☆☆☆☆

書本內容不錯，適閤一些做硬件設計的人，建議對照原著看，國內的翻譯水平，隻能嗬嗬嗬！

評分☆☆☆☆☆

涉及到集成電路的章節很少

評分☆☆☆☆☆

不錯，通俗易懂，隨手翻翻

評分☆☆☆☆☆

好書！好書！好書！好書！好書！

評分☆☆☆☆☆

不錯不錯不錯不錯不錯不錯不錯不錯

評分☆☆☆☆☆

很好的動動你，專業，使用，好事------

評分☆☆☆☆☆

好書！好書！好書！好書！好書！

評分☆☆☆☆☆

國外電子與嵌入式係統設計譯叢：ESD揭秘:靜電防護原理和典

評分☆☆☆☆☆

書還沒看，性價比太低，紙張還不錯

類似圖書 點擊查看全場最低價