VHDL數字電路設計教程 pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

[巴西] 沃爾尼·A. 佩德羅尼（Volnei A. Pedroni） 著

圖書標籤:

• VHDL
• 數字電路
• FPGA
• Verilog
• 電子設計
• EDA
• 可編程邏輯
• 數字係統
• 教程
• 設計

齣版社： 電子工業齣版社

ISBN：9787121186721

版次：1

商品編碼：11179021

包裝：平裝

叢書名： 國外電子與通信教材係列

開本：16開

齣版時間：2013-01-01

正文語種：中文

編輯推薦

佩德羅尼編著的《VHDL數字電路設計教程》采用將數字電路係統設計實例與可編程邏輯相結閤的方法，通過大量實例，對如何采用VHDL進行電路設計進行瞭全麵描述。目前大多數同類教材過多關注VHDL一語法特點本身，而本書則給齣瞭大量完整設計實例的電路圖、相關基本概念、電路工作原理及仿真結果，從而將VHDL語法學習和如何采用它進行電路設計相結閤。本書對VHOL的講述簡明而完整，對與VHDL綜閤相關的內容進行瞭詳細討論和說明。全書的內容組織清晰閤理，包括電路設計與係統設計兩個基本部分，分彆講述瞭VHDL的基礎語法、基本代碼編寫技術，以及與VHDL代碼分割、共享、重用相關的知識。

內容簡介

自從VHDL在1987年成為IEEE標準之後，就因其在電路模型建立、仿真、綜閤等方麵的強大功能而被廣泛用於復雜數字邏輯電路的設計中。佩德羅尼編著的《VHDL數字電路設計教程》共分為三個基本組成部分，首先詳細介紹VHDL語言的背景知識、基本語法結構和VHDL代碼的編寫方法；然後介紹VHDL電路單元庫的結構和使用方法，以及如何將新的設計加入到現有的或自己新建立的單元庫中，以便於進行代碼的分割、共享和重用；最後介紹CPLD和FPGA的發展曆史、主流廠商提供的開發環境使用方法。本書在結構組織上有獨特之處，例如將並發描述語句、順序描述語句、數據類型與運算操作符和屬性等獨立成章，使讀者更容易清晰準確地掌握這些重要內容。本書注重設計實踐，給齣瞭大量完整設計實例的電路圖、相關基本概念、電路工作原理以及仿真結果，從而將VHDL語法學習和如何采用它進行電路設計有機地結閤在一起。
《VHDL數字電路設計教程》適閤通信工程、電子工程及相關專業的高年級本科生作為教材使用，同時也可以作為可編程邏輯器件應用開發的培訓教材。

目錄

第一部分  電路設計

第1章  引言  2

1．1  關於VHDL  2

1．2  設計流程  2

1．3  EDA工具  3

1．4  從VHDL代碼到電路的轉化  4

1．5  設計實例  6

第2章  VHDL代碼結構  9

2．1  VHDL代碼基本單元  9

2．2  庫聲明  10

2．3  實體  11

2．4  構造體  12

2．5  例題  13

2．6  習題  16

第3章  數據類型  19

3．1  預定義的數據類型  19

3．2  用戶定義的數據類型  22

3．3  子類型  23

3．4  數組  24

3．5  端口數組  26

3．6  記錄類型  27

3．7  有符號數和無符號數  28

3．8  數據類型轉換  29

3．9  小結  30

3．10 例題  31

3．11 習題  35

第4章  運算操作符和屬性  37

4．1  運算操作符  37

4．2  屬性  40

4．3  用戶自定義屬性  42

4．4  操作符擴展  43

4．5  通用屬性語句  43

4．6  設計實例  44

4．7  小結  48

4．8  習題  49

第5章  並發代碼  51

5．1  並發執行和順序執行  51

5．2  使用運算操作符  53

5．3  WHEN語句  54

5．4  GENERATE語句  63

5．5  塊語句  65

5．6  習題  68

第6章  順序代碼  72

6．1  進程  72

6．2  信號和變量  74

6．3  IF語句  74

6．4  WAIT語句  78

6．5  CASE語句  80

6．6  LOOP語句  84

6．7  CASE語句和IF語句的比較  91

6．8  CASE語句和WHEN語句的比較  91

6．9  同步時序電路中的時鍾問題  92

6．10 使用順序代碼設計組閤邏輯電路  96

6．11 習題  98

第7章  信號和變量  103

7．1  常量  103

7．2  信號  103

7．3  變量  105

7．4  信號和變量的比較  106

7．5  寄存器的數量  112

7．6  習題  121

第8章  狀態機  128

8．1  引言  128

8．2  設計風格#1  129

8．3  設計風格#2  136

8．4  狀態機編碼風格：二進製編碼和獨熱編碼  149

8．5  習題  150

第9章  典型電路設計分析  153

9．1  桶形移位寄存器  153

9．2  有符號數比較器和無符號數比較器  156

9．3  逐級進位和超前進位加法器  159

9．4  定點除法  162

9．5  自動售貨機控製器  166

9．6  串行數據接收器  171

9．7  並/串變換器  173

9．8  一個7段顯示器的應用例題  175

9．9  信號發生器  178

9．10 存儲器設計  181

9．11 習題  186

第二部分  係統設計

第10章  包集和元件  192

10．1  概述  192

10．2  包集  193

10．3  元件  195

10．4  端口映射  201

10．5  GENERIC參數的映射  202

10．6  習題  208

第11章  函數和過程  209

11．1  函數  209

11．2  函數的存放  211

11．3  過程  219

11．4  過程的存放  221

11．5  函數與過程小結  224

11．6  斷言語句  224

11．7  習題  224

第12章  係統設計實例分析  226

12．1  串-並型乘法器  226

12．2  並行乘法器  230

12．3  乘-纍加電路  235

12．4  數字濾波器  238

12．5  神經網絡  243

12．6  習題  249

附錄A  可編程邏輯器件  251

附錄B  Xilinx ISE和ModelSim使用指南  259

附錄C  Altera MaxPlus II和Advanced Synthesis Software使用指南  267

附錄D  Altera Quartus II使用指南  277

VHDL保留字  285

參考文獻  286

前言/序言

《數字邏輯藝術：從基礎到高級實踐》 內容簡介 在瞬息萬變的電子技術浪潮中，數字邏輯電路的設計與實現始終是驅動創新的核心動力。從我們日常使用的智能手機、電腦，到復雜的通信係統、航空航天設備，無一不依賴於精妙絕倫的數字邏輯電路。本書《數字邏輯藝術：從基礎到高級實踐》旨在為您揭示數字邏輯設計的迷人世界，帶領您從最根本的概念齣發，逐步深入到高級的設計技術與實際應用。 本書的寫作宗旨是，讓每一位讀者，無論您是初涉數字設計領域的學生，還是希望係統性提升技能的在職工程師，都能在本書中找到所需的知識與啓發。我們並非簡單地羅列枯燥的理論，而是力求將抽象的邏輯概念與鮮活的工程實踐相結閤，讓學習過程充滿探索的樂趣和成就感。 第一部分：數字邏輯的基石 在踏入更廣闊的數字世界之前，理解其最基礎的構件至關重要。本部分將為您構建堅實的理論基礎。 二進製世界的奧秘： 我們將從比特（bit）這一最基本的信息單元開始，探討二進製數的錶示方法，包括無符號數和有符號數的各種編碼方式（如原碼、反碼、補碼），並詳細講解二進製數之間的加減乘除運算。您將瞭解數字係統為何選擇二進製，以及它如何簡化電路設計。 邏輯門：數字電路的“磚瓦”： 本節將深入介紹最基本的邏輯門電路，包括與門（AND）、或門（OR）、非門（NOT）、與非門（NAND）、或非門（NOR）、異或門（XOR）和同或門（XNOR）。我們將詳細闡述它們的邏輯功能、真值錶、邏輯符號，並通過簡單的電路圖展示它們的實現原理。您將理解這些基本門電路是如何組閤起來完成各種邏輯功能的。 布爾代數：邏輯設計的數學語言： 布爾代數是數字邏輯設計的靈魂。本部分將詳細介紹布爾代數的基本定律（如交換律、結閤律、分配律）、定理（如德摩根定理）和公式推導方法。您將學會如何利用布爾代數對邏輯錶達式進行化簡，從而設計齣更高效、更精簡的邏輯電路。我們將通過大量的實例，展示布爾代數在邏輯設計中的強大應用。 組閤邏輯電路：瞬時響應的智慧： 組閤邏輯電路的輸齣僅取決於當前的輸入，不包含記憶功能。本部分將聚焦於各類重要的組閤邏輯電路，包括： 譯碼器（Decoder）與編碼器（Encoder）： 理解它們如何實現地址解碼和優先級編碼。 多路選擇器（Multiplexer / MUX）： 學習如何用多路選擇器實現數據的選擇和信號的路由。 全加器（Full Adder）與半加器（Half Adder）： 掌握二進製加法的基本原理，以及如何構建更復雜的加法器。 比較器（Comparator）： 學習如何設計電路以比較兩個二進製數的大小。 邏輯功能發生器： 探索如何利用基本邏輯門和組閤邏輯電路實現任意的邏輯功能。 本書將強調如何將邏輯功能的需求轉化為結構化的組閤邏輯電路設計。 第二部分：時序邏輯電路：記憶與同步的藝術 數字電路的強大之處不僅在於其瞬時的計算能力，更在於其“記憶”和“同步”的能力。時序邏輯電路是實現這些功能的關鍵。 觸發器：數字電路的“記憶單元”： 我們將詳細介紹各種類型的觸發器，包括基本觸發器（SR觸發器）、帶有使能端的觸發器（SR-Enable）、D觸發器、JK觸發器和T觸發器。您將理解它們的工作原理、狀態轉換圖、時序圖，以及它們如何存儲一位二進製信息。 寄存器：多位數據的存儲： 基於觸發器，我們學習如何構建寄存器，用於存儲多個二進製位的數據。我們將介紹移位寄存器（包括左移、右移、串入串齣、串入並齣、並入串齣、並入並齣等模式）和並行寄存器，以及它們在數據傳輸和處理中的應用。 計數器：時間的脈搏： 計數器是實現數字係統計時和分頻功能的關鍵。本部分將深入講解異步計數器和同步計數器的設計，包括二進製計數器、十進製計數器（BCD計數器）以及任意模數的計數器。您將學會如何設計嚮上計數器、嚮下計數器和可預置計數器，並理解它們在定時器、分頻器等應用中的作用。 有限狀態機（Finite State Machine, FSM）： 有限狀態機是設計復雜時序邏輯電路的核心模型。我們將詳細介紹其構成要素：狀態、輸入、輸齣、狀態轉移和輸齣邏輯。本書將重點講解Mealy型和Moore型有限狀態機的區彆與聯係，並指導您如何從需求分析齣發，繪製狀態圖、狀態轉移錶，最終設計齣功能完備的有限狀態機。我們將通過實例，如交通燈控製器、自動售貨機控製器等，演示FSM的設計流程。 第三部分：硬件描述語言（HDL）在數字設計中的應用 在現代數字電路設計中，硬件描述語言（HDL）扮演著不可或缺的角色。它們使得復雜電路的設計、仿真和驗證變得高效而可控。 HDL簡介與設計流程： 本部分將簡要介紹HDL的概念、發展以及在數字設計流程中的位置。您將瞭解到從功能描述、行為建模、結構建模到綜閤、布局布綫、物理實現的全過程。 Verilog HDL基礎： Verilog是業界最常用的HDL之一。我們將從Verilog的基本語法入手，包括數據類型（reg, wire）、運算符、賦值語句、模塊（module）、端口（port）等。然後，我們將學習如何使用Verilog描述組閤邏輯電路（如門電路、加法器、多路選擇器）和時序邏輯電路（如觸發器、寄存器、計數器、有限狀態機）。重點將放在如何將數學模型和邏輯功能轉化為可綜閤的Verilog代碼。 SystemVerilog進階： SystemVerilog是Verilog的超集，提供瞭更強大的建模能力和驗證功能。本部分將介紹SystemVerilog的關鍵特性，如類（class）、接口（interface）、斷言（assertion）、隨機約束（random constraints）等。您將瞭解到如何利用SystemVerilog進行更高級的行為建模和麵嚮對象的驗證。 VHDL語法概覽： VHDL是另一種廣泛使用的HDL。本書將提供VHDL的基本語法介紹，包括實體（entity）、架構（architecture）、端口（port）、信號（signal）、數據類型（std_logic, bit等）、進程（process）、並發語句等。您將學習如何使用VHDL實現與Verilog類似的邏輯功能。 第四部分：高級設計技術與實戰 在掌握瞭基礎理論和HDL編程技巧之後，本部分將帶您進入更高級的設計領域。 電路綜閤與優化： 理解綜閤工具的工作原理，學習如何編寫易於綜閤的代碼，以及如何通過優化邏輯結構、選擇閤適的綜閤策略來提高電路的時序、麵積和功耗。 時序分析與約束： 深入理解時序分析的重要性，學習如何定義時序約束（如時鍾周期、輸入輸齣延遲），以及如何分析和解決時序違規問題。 可復用IP核的設計與應用： 探討設計可復用IP核（Intellectual Property core）的原則和方法，學習如何實例化和集成已有的IP核，以加速設計進程。 FPGA與ASIC設計流程對比： 簡要介紹現場可編程門陣列（FPGA）和專用集成電路（ASIC）的設計流程特點，幫助您理解不同應用場景下的設計選擇。 實際項目案例分析： 本部分將通過幾個典型的數字邏輯設計項目實例，如簡單的CPU控製器、數據通路設計、通信接口模塊等，貫穿整個設計流程，從需求分析、規格定義、HDL編碼、仿真驗證到綜閤實現，讓您在實踐中鞏固所學知識。 本書的特色： 循序漸進： 內容從最基礎的二進製概念開始，逐步深入到高級設計方法，適閤不同水平的讀者。 理論與實踐並重： 既有嚴謹的理論闡述，又有大量的實例和代碼示例，幫助讀者將知識轉化為實際技能。 現代化工具引入： 重點介紹並融入現代HDL（Verilog, SystemVerilog）在設計中的應用，緊跟行業發展趨勢。 清晰的邏輯脈絡： 各章節內容環環相扣，邏輯清晰，便於讀者理解和掌握。 豐富的圖示與錶格： 大量使用圖、錶、時序圖等可視化元素，直觀地展示復雜的邏輯概念。 無論您是想成為一名優秀的數字電路工程師，還是想深入瞭解現代電子係統背後的原理，《數字邏輯藝術：從基礎到高級實踐》都將是您不可或缺的學習伴侶。翻開本書，開啓您的數字邏輯探索之旅，掌握駕馭數字世界的強大能力。

評分☆☆☆☆☆

坦白說，我之前對 VHDL 的理解一直停留在“隻能寫硬件”的層麵，感覺非常遙遠和抽象。但這本書徹底改變瞭我的看法。它以一種非常易於理解的方式，將 VHDL 語言與實際的數字電路設計緊密地結閤起來。書中大量的代碼示例，不僅僅是簡單的語法展示，更是對各種數字電路模塊的實現過程的詳細剖析。例如，在介紹移位寄存器和計數器時，作者不僅給齣瞭 VHDL 代碼，還解釋瞭這些代碼在硬件上的具體映射，讓我們能夠更直觀地理解代碼如何轉化為實際的電路。我特彆贊賞的是，書中對一些常見 IP 核的設計思路也進行瞭簡要的介紹，雖然沒有深入到每一個細節，但足以讓我們對這些“黑盒子”有更深的認識，為日後學習更復雜的 IP 核打下瞭基礎。這本書的價值在於，它不僅教會瞭我們“怎麼寫 VHDL”，更教會瞭我們“為什麼這麼寫”，以及“如何用 VHDL 去解決實際問題”。

評分☆☆☆☆☆

這本書的設計非常用心，從排版到內容，都給人一種耳目一新的感覺。我尤其喜歡它對一些關鍵概念的處理方式，作者總是能夠找到最恰當的比喻和最生動的例子，來幫助讀者理解那些抽象的理論。比如，在講解時鍾域交叉問題時，書中用瞭一個非常貼切的比喻，讓我瞬間就明白瞭其中的復雜性以及需要注意的地方。而且，這本書的章節安排也十分閤理，循序漸進，由易到難，讓學習過程變得更加順暢。我最喜歡的部分是關於接口協議設計的章節，書中對 I2C、SPI 等常見接口協議的 VHDL 實現進行瞭詳細講解，並提供瞭完整的代碼示例，這對於我們這些需要進行嵌入式係統開發的工程師來說，實在是太有價值瞭。讀完這本書，我感覺自己對數字電路設計的整體流程有瞭更深的理解，也更有信心去應對未來的挑戰。

評分☆☆☆☆☆

這本書真的太超齣我的預期瞭！我本來以為學習 VHDL 會是一件枯燥乏味的事情，畢竟涉及那麼多底層邏輯和硬件描述，但這本書用一種非常生動形象的方式，把抽象的概念都具象化瞭。開頭部分的邏輯門和時序邏輯電路部分，作者就用瞭大量貼近生活的例子，比如用簡單的開關和燈泡來類比，瞬間就明白瞭觸發器和寄存器的原理。我最喜歡的是它並沒有停留在理論層麵，而是緊接著就通過大量代碼示例，一步步引導我們動手實踐。從簡單的加法器、多路選擇器，到後麵的狀態機和總綫接口，每一步都講解得非常透徹，而且代碼注釋也特彆詳細，讓我這種初學者也能看得懂。最讓我驚喜的是，書中還穿插瞭一些實際工程中的設計技巧和注意事項，比如如何進行仿真驗證，如何優化時序，這些都是在其他教程裏很難找到的寶貴經驗。讀完這本書，我感覺自己對數字電路的理解不再是零散的知識點，而是形成瞭一個完整的體係。強烈推薦給所有想係統學習 VHDL 的朋友，絕對是打開數字電路大門的鑰匙！

評分☆☆☆☆☆

這本書就像一本為我量身定做的 VHDL 指南，它的講解風格非常獨特，不是那種死闆的教科書式敘述，而是充滿瞭引導性和啓發性。作者似乎非常瞭解初學者可能遇到的睏惑，因此在講解過程中，總是能提前預判並給齣清晰的解釋。我最喜歡的是書中關於時序邏輯設計的章節，作者用瞭很多形象的比喻來解釋時鍾信號、同步和異步的概念，讓我這個對時序分析一直頭疼的人豁然開朗。而且，書中對狀態機的講解也格外深入，從最基礎的有限狀態機，到如何設計帶復位和使能的狀態機，再到如何處理異常狀態，每一個環節都講解得非常到位。讓我印象深刻的是，書中還提供瞭一些關於如何寫齣高效、可讀性強的 VHDL 代碼的技巧，這對於我們這些正在學習的工程師來說，無疑是巨大的幫助。讀完這本書，我不僅掌握瞭 VHDL 的語法，更重要的是，我學會瞭如何用 VHDL 去思考和設計數字電路，這是一種質的飛躍。

評分☆☆☆☆☆

老實說，我一開始對這本書的期望值並不高，畢竟市麵上關於 VHDL 的教程很多，質量參差不齊。但當我翻開這本書，特彆是看到它對一些核心概念的闡述方式時，我立刻就被吸引住瞭。作者沒有采用那種乾巴巴的理論堆砌，而是通過一種循序漸進、由淺入深的方式，將復雜的 VHDL 語言和數字電路原理娓娓道來。例如，在介紹狀態機設計時，書中並非直接給齣復雜的代碼，而是先從一個簡單的交通燈控製器開始，一步步分析狀態遷移和輸齣邏輯，再逐步擴展到更復雜的應用。我尤其欣賞的是書中對不同抽象層次的講解，從最基本的門級電路，到行為級描述，再到結構級描述，讓讀者能夠清晰地理解它們之間的聯係和區彆，以及在不同場景下的應用。這本書的另一個亮點是它的實用性，書中提供的很多代碼示例都經過瞭精心設計，不僅能夠正確工作，而且具有良好的可讀性和可擴展性，可以直接應用於實際項目中。讀完這本書，我感覺自己對數字電路的設計流程有瞭更清晰的認識，也更有信心去嘗試更復雜的項目瞭。

評分☆☆☆☆☆

書籍的排版印刷和保存都很好，物流很快。滿意 好大一本書，是正版!各種不錯!隻是插圖太多，有占篇符之嫌。故事很精彩，女兒很喜歡。書寫的不錯，能消除人的心癮。目前已經戒煙第三天瞭，書拿到手挺有分量的，包裝完好。還會繼續來，一直就想買這本書，太謝謝京東瞭，發貨神速，兩天就到瞭，超給力的！5分！我在網上買的幾本書送到瞭。取書的時候，忽然想起一傢小書店，就在我們大院對麵的街上，以前我常去，書店的名字毫無記憶，但店裏的女老闆我很熟，每次需要什麼書都先給她打電話說好，晚上散步再去取。我們像朋友一樣聊天，她還時常替讀者找我簽名。可是，自從學會從網上購書後，我再也沒去過她那裏瞭，今天忽然想起她，晚上散步到她那裏，她要我教她在網上買書，這就是幫她在京東上買瞭這本書。好瞭，廢話不說。好瞭，我現在來說說這本書的觀感吧，網絡文學融入主流文學之難，在於文學批評傢的缺席，在於衡量標準的混亂，很長一段時間，文學批評傢對網絡文學集體失語，直到最近一兩年來，諸多活躍於文學批評領域的評論傢，纔開始著手建立網絡文學的評價體係，很難得的是，他們迅速掌握瞭網絡文學的魅力內核，並對網絡文學給予瞭高度評價、寄予瞭很深的厚望。隨著網絡文學理論體係的建立，以及網絡文學在創作水準上的不斷提高，網絡文學成為主流文學中的主流已是清晰可見的事情，下一屆的“五個一工程奬”，我們期待看到更多網絡文學作品的入選。瞭解京東：2013年3月30日晚間，京東商城正式將原域名360buy更換為jd，並同步推齣名為“joy”的吉祥物形象，其首頁也進行瞭一定程度改版。此外，用戶在輸入jingdong域名後，網頁也自動跳轉至jd。對於更換域名，京東方麵錶示，相對於原域名360buy，新切換的域名jd更符閤中國用戶語言習慣，簡潔明瞭，使全球消費者都可以方便快捷地訪問京東。同時，作為“京東”二字的拼音首字母拼寫，jd也更易於和京東品牌産生聯想，有利於京東品牌形象的傳播和提升。京東在進步，京東越做越大。||||好瞭，現在給大傢介紹兩本本好書：《謝謝你離開我》是張小嫻在《想念》後時隔兩年推齣的新散文集。從拿到文稿到把它送到讀者麵前，幾個月的時間，欣喜與不捨交雜。這是張小嫻最美的散文。美在每個充滿靈性的文字，美在細細道來的傾訴話語。美在作者書寫時真實飽滿的情緒，更美在打動人心的厚重情感。從裝禎到設計前所未有的突破，每個精緻跳動的文字，不再隻是黑白配，而是有瞭鮮艷的色彩，首次全彩印刷，法國著名唯美派插畫大師，親繪插圖。|兩年的等待加最美的文字，就是你麵前這本最值得期待的新作。《洗腦術：怎樣有邏輯地說服他人》全球最高端隱秘的心理學課程，徹底改變你思維邏輯的頭腦風暴。白宮智囊團、美國FBI、全球十大上市公司總裁都在秘密學習！當今世界最高明的思想控製與精神綁架，政治、宗教、信仰給我們的終極啓示。全球最高端隱秘的心理學課程，一次徹底改變你思維邏輯的頭腦風暴。從國傢、宗教信仰的層麵透析“思維的真相”。白宮智囊團、美國FBI、全球十大上市公司總裁都在秘密學習！《洗腦術：怎樣有邏輯地說服他人》涉及心理學、社會學、神經生物學、醫學、犯罪學、傳播學適用於：讀心、攻心、高端談判、公關危機、企業管理、情感對話……洗腦是所有公司不願意承認，卻是真實存在的公司潛規則。它不僅普遍存在，而且無孔不入。閱讀本書，你將獲悉：怎樣快速說服彆人，讓人無條件相信你？如何給人完美的第一印象，培養無法抗拒的個人魅力？如何走進他人的大腦，控製他們的思想？怎樣引導他人的情緒，並將你的意誌灌輸給他們？如何構建一種信仰，為彆人造夢？

評分☆☆☆☆☆

不錯

評分☆☆☆☆☆

還可以

評分☆☆☆☆☆

佩德f羅尼編著的《VHDL數字電路設計教程》采用將數字電路係統設計實例與可編程邏輯相結閤的方法，通i過大量實例，對如何采用VHDLj進行電l路設計進行瞭全麵k描述。目前大多數同類教材過l多關注VHDmL一語法特點本身o，而本書則給齣瞭大量完整n設計實例的電路圖、相關基本概念、電路p工作原理及仿真結果，從而將VHDL語法學習和如何采用它進行電路設計相結閤。本書對VHOL的講述簡明而完整，對與VHDLv綜閤相關的內容進行瞭詳細討u論和說明。全書的內容組織清晰閤理，包括電路設計與係統設計兩個基本部x分，分彆講述瞭VHDL的基礎語法、基本代碼編寫技術，zB以及與VHDL代碼A分割、共A享、重用相關的知識。自從VHDL在1987C年成為IEEE標準之後，就因其在電路模型建立、仿真D、E綜閤等方麵的強大E功能而被廣泛用於復雜數字邏輯電路的設計G中。佩德羅尼編著的《VHDL數字電路設計教程》共分為三個I基本組成部分，首先詳細介紹VHDL語言的背景知識、基K本語法結構和VHDL代碼的編寫方法；然後介紹VHDL電路單元庫的結構和使用方法，以N及如何將新的N設計加入到現有的或自己新建立的單元庫中，以便P於進行代碼的分割、Q共享和重用；最後介紹CPLD和FPGA的發展曆史、S主流廠商提S供的開發環境使用方法。本書在結構組織上有獨特之處，例如將並發V描述語句、順序描述語句V、數據類型與運W算操作符和屬性X等獨立成章，使讀者更容易清晰準確地掌握這些重要內容。Z本書注重設計實踐，給齣瞭大量完整設計實a例的電路圖、相關基本概念、電路工作原理以及仿真結果，從c而將VHDL語法學習和如何采用它進行電路設計有g機地結閤在一起。

評分☆☆☆☆☆

Verilog沒怎麼學，買一本好好看看

評分☆☆☆☆☆

先買著，一邊工作一遍學習，直到全部看完

評分☆☆☆☆☆

專業教材

評分☆☆☆☆☆

VHrDvwCL數字電路UWZa設計教程

評分☆☆☆☆☆

經典書籍，印刷的不錯哦