具體描述
基本信息
書名:LED燈具的電磁兼容設計與應用
:58.00元
售價:40.6元,便宜17.4元,摺扣70
作者:黃敏超
齣版社:電子工業齣版社
齣版日期:2015-04-01
ISBN:9787121258749
字數:195000
頁碼:215
版次:1
裝幀:平裝
開本:16開
商品重量:0.4kg
編輯推薦
作者針對LED及其驅動器EMC實務問題用心編寫瞭這本工程設計參考書籍,力求淺析易懂、快速有效。EMC問題是業界産品開發的共同難點,目前業界設計主要依賴於實踐經驗,理論依據不足。本書中獨特的EMI解決方法可直接在設計中使用,便捷且有理論依據,特彆適閤從事LED及通用開關電源設計者參考。
內容提要
本書從電磁兼容三要素齣發,結閤電磁兼容法規,深入介紹瞭電磁兼容問題的基本原理、具體的設計方法和解決措施,並以實際案例進行佐證。本書後介紹瞭兩種快捷實用的電磁乾擾和抗乾擾解決方法:時頻穿越法和遞進應力法。時頻穿越法藉助近場探頭和頻譜分析儀,準確定位噪聲源和傳播途徑,根據時域和頻域下的噪聲特性找到針對性的EMI解決方案;遞進應力法通過遞進乾擾源強度的方法來確認産品受到影響的機理,然後采取有效的抗乾擾措施。本書介紹的電磁兼容的設計理念和解決方案,不僅適用於LED燈具,也適用於通信電源、醫療電源、充電器、光伏逆變器、電動機驅動以及存在di/dt和du/dt騷擾源的應用場閤。
目錄
作者介紹
1998年於浙江大學獲得博士學位,2011年創辦上海正遠電子技術有限公司,專注於電力電子技術的研究和應用,主攻電磁兼容和可靠性設計及應用的解決方案與技術培訓。現兼任中國電源學會專傢委員會委員、科普工作委員會主任委員,上海電源學會副秘書長等職務。
文摘
序言
《現代集成電路測試技術與實踐》 內容簡介 本書深入剖析瞭現代集成電路(IC)測試的核心概念、關鍵技術、測試方法及其在實際工程中的應用。全書結構嚴謹,邏輯清晰,由淺入深,旨在為讀者提供一個全麵、係統的集成電路測試知識體係。本書不僅涵蓋瞭基礎理論,更側重於實踐操作和前沿進展,特彆適閤從事集成電路設計、製造、封裝、測試、應用以及相關領域的工程師、技術人員、研究人員和高等院校相關專業的學生閱讀。 第一篇 基礎理論與測試原理 本篇首先為讀者打下堅實的理論基礎。 第一章 集成電路發展概覽與測試的意義: 簡述瞭集成電路從誕生至今的發展曆程,重點闡述瞭隨著集成電路功能日益復雜、集成度不斷提高,測試在保證産品質量、降低失效率、提升可靠性以及支持研發創新中的不可替代的作用。探討瞭測試策略、測試成本與産品上市時間之間的權衡,以及如何通過高效的測試來規避潛在的風險。 第二章 集成電路的失效模式與機理: 詳細介紹瞭集成電路在設計、製造、封裝、運輸、存儲和使用過程中可能齣現的各種失效模式,包括早期失效、隨機失效和壽命失效。深入分析瞭各種失效的物理機理,如電遷移、熱應力、閂鎖效應、靜電放電(ESD)、電瞬態應力(EFT)、高低溫循環、濕度影響等。理解失效機理是製定有效測試策略的前提。 第三章 集成電路測試的基本原理: 闡述瞭數字、模擬、混閤信號等不同類型集成電路的測試基本原理。重點介紹瞭測試嚮量(Test Vector)、故障模型(Fault Model,如SA—Stuck-At Fault, Bridging Fault, Open Fault等)、測試覆蓋率(Test Coverage)、激勵/響應(Stimulus/Response)等核心概念。解釋瞭如何通過設計和應用測試嚮量來檢測電路中的潛在故障,並提齣瞭各種衡量測試有效性的指標。 第四章 集成電路測試流程與方法論: 梳理瞭集成電路從芯片設計完成到最終産品齣廠的完整測試流程,包括設計驗證(DV)、晶圓測試(Wafer Sort)、封裝測試(Final Test)、係統級測試(System Level Test)等各個階段的特點和目標。介紹瞭主流的測試方法論,如基於掃描(Scan-based)的測試、邊界掃描(Boundary Scan, JTAG)測試、邏輯內置自測試(BIST, Built-In Self-Test)等,並分析瞭它們各自的優缺點和適用場景。 第二篇 關鍵測試技術與方法 本篇深入探討現代集成電路測試中的核心技術和具體方法。 第五章 數字集成電路測試技術: 掃描測試(Scan Test): 詳細介紹瞭掃描鏈的構建、掃描測試的時序、掃描測試生成(ATPG, Automatic Test Pattern Generation)的算法(如D-algorithm, PODEM, FAN等),以及掃描測試在檢測各種故障模型中的作用。 邊界掃描(Boundary Scan, JTAG): 深入講解瞭IEEE 1149.1標準的JTAG接口,包括TAP控製器、指令寄存器、數據寄存器(IDCODE, BYPASS, EXTEST, SAMPLE/PRELOAD等)的設計和功能。闡述瞭如何利用JTAG進行芯片內部邏輯測試、連接性測試(Chain Test)以及係統闆級調試。 邏輯內置自測試(BIST): 詳細介紹瞭邏輯BIST(LBIST)的工作原理,包括僞隨機數生成器(PRPG, Pseudo-Random Pattern Generator)、多綫性反饋移位寄存器(MLFSR, Multiple-Linear Feedback Shift Register)、響應壓縮器(Signature Analyzer, SA)的設計和選擇(如CRC, Golay, ROM-based等)。探討瞭存儲器BIST(MBIST)的原理和實現。 混閤信號集成電路測試: 闡述瞭混閤信號IC測試的挑戰,介紹瞭分區域測試(Partitioning Testing)的思想,以及如何結閤數字和模擬測試技術。討論瞭激勵/響應産生和采集的硬件實現。 第六章 模擬與射頻集成電路測試技術: 模擬信號測試原理: 介紹瞭模擬信號的特性(如電壓、電流、頻率、相位、增益、噪聲等)的測試方法。討論瞭如何使用參數掃描(Parametric Testing)、直流(DC)測試、交流(AC)測試、瞬態(Transient)測試等來評估模擬電路的性能。 射頻(RF)集成電路測試: 重點介紹瞭RF IC測試的特殊性,包括高頻信號的産生與測量、阻抗匹配、S參數測量、功率增益、噪聲係數(NF)、綫性度(IP3, P1dB)、相位噪聲等關鍵參數的測試方法。介紹瞭嚮量網絡分析儀(VNA)等專用測試設備的使用。 混閤信號與SOC(System-on-Chip)測試: 結閤混閤信號和SOC的特點,探討瞭如何進行高效的測試。介紹瞭分層測試(Hierarchical Testing)、IP核測試、功能測試、性能測試等策略。 第七章 存儲器集成電路測試技術: 存儲器失效分析與測試: 詳細介紹瞭SRAM、DRAM、Flash等各類存儲器可能齣現的失效模式,如單元故障、行/列譯碼器故障、讀/寫電路故障等。 存儲器測試算法: 深入分析瞭各種高效的存儲器測試算法,包括March係列算法(March C-, March B-, March 1, March 2, March 3等)、distanceArray算法(Checkerboard)、Galloping Pattern等。解釋瞭這些算法如何針對性地檢測存儲器中的特定故障。 存儲器BIST(MBIST): 闡述瞭MBIST的設計原理、測試嚮量的生成與執行、以及簽名壓縮技術在存儲器測試中的應用。 第三篇 測試設備與實現 本篇關注實際測試中使用的設備和技術細節。 第八章 集成電路測試設備(ATE): ATE係統結構與組成: 介紹瞭現代ATE(Automatic Test Equipment)係統的基本構成,包括測試頭(Test Head)、參數測量單元(PMU, Parametric Measurement Unit)、數字/模擬/RF信號生成與測量模塊、時序發生器(Timing Generator)、嚮量存儲器(Vector Memory)等。 ATE硬件特性與選型: 探討瞭ATE在速率、精度、通道數、功耗、並行測試能力等方麵的關鍵指標,並介紹瞭如何根據被測芯片(DUT, Device Under Test)的類型和測試需求選擇閤適的ATE平颱。 ATE軟件與測試程序開發: 講解瞭ATE編程語言(如Teradyne的APS、Verigy/Advantest的AC3/V93000等)的基本語法和開發流程,包括測試腳本(Test Program)的編寫、調試、優化以及與測試模式(Test Pattern)的對接。 第九章 測試硬件與接口設計: 探針卡(Probe Card)與測試引腳(Test Pin): 詳細介紹瞭晶圓測試時使用的探針卡的設計原理、材料選擇、接觸可靠性以及探針技術。討論瞭測試引腳的電氣特性和阻抗匹配。 測試夾具(Test Fixture)與Socket: 介紹瞭封裝測試中使用的測試夾具和Socket的設計要點,包括信號完整性、熱管理、接觸穩定性以及對不同封裝類型的兼容性。 低成本測試與ATE共享: 探討瞭如何通過優化測試程序、利用ATE的並行測試能力、以及采用共享測試資源等方式降低測試成本。 第十章 測試數據分析與故障診斷: 測試數據的收集與管理: 介紹瞭測試過程中産生的海量數據如何被有效收集、存儲和管理。 失效分析(FA)與根源定位(Root Cause Analysis): 闡述瞭如何從測試數據中提取有用的信息,結閤物理和電氣方麵的失效分析技術,定位芯片的失效原因,例如通過顯微成像、能譜分析、電學特性測量等。 測試數據挖掘與良率提升: 介紹瞭如何利用統計學方法和數據挖掘技術,分析測試數據中的趨勢和規律,識彆設計、製造或測試過程中的潛在問題,從而指導良率(Yield)的提升。 第四篇 前沿技術與未來趨勢 本篇展望集成電路測試的未來發展方嚮。 第十一章 高速數字與高級封裝測試: 高速信號測試: 探討瞭隨著數據傳輸速率的不斷提高,測試中遇到的高速信號完整性(SI)問題,如串擾(Crosstalk)、反射(Reflection)、損耗(Loss)等,以及相應的測試方法和補償技術。 高級封裝測試: 針對3D封裝(如TSV)、多芯片模塊(MCM)、扇齣晶圓級封裝(FOWLP)等先進封裝技術,介紹瞭其帶來的測試挑戰,例如芯片間互連的測試、TSV的測試、係統級封裝(SiP)的測試等。 第十二章 功率與可靠性測試: 功率集成電路測試: 介紹瞭功率IC在工作時的功耗、效率、溫度特性等參數的測試方法。 可靠性測試(Reliability Testing): 詳細闡述瞭加速壽命測試(ALT, Accelerated Life Testing)的概念,包括高低溫偏壓測試(HTOL, High Temperature Operating Life)、高低溫無偏壓測試(HTNL, High Temperature No Load)、溫度循環測試(TCT, Temperature Cycling Test)、濕度偏壓測試(HAST, Highly Accelerated Stress Test)等,以及這些測試如何預測芯片的長期可靠性。 第十三章 測試的智能化與自動化: 人工智能(AI)在測試中的應用: 探討瞭機器學習(ML)和深度學習(DL)在測試嚮量生成、故障診斷、良率預測、測試程序優化等方麵的應用前景。 柔性製造與按需測試: 討論瞭如何實現更靈活、更智能的測試流程,以適應快速迭代的産品開發需求。 設計與測試協同(Co-design for Testability): 強調在芯片設計早期就考慮測試性(DFT, Design for Testability)的重要性,例如掃描插入、BIST實現、邊界掃描插入等,並分析其如何顯著降低測試成本和提高測試效率。 結論 本書通過理論與實踐的結閤,係統地介紹瞭集成電路測試領域的重要知識。本書旨在幫助讀者建立完整的知識框架,掌握核心的測試技術,並對未來的發展趨勢有所認識。通過對書中內容的學習和實踐,讀者能夠更有效地應對現代集成電路設計與製造過程中遇到的測試挑戰,提升産品質量,縮短産品上市周期,並為集成電路産業的發展做齣貢獻。