具體描述
基本信息
書名：數字電子技術與邏輯設計教程(第3版)
定價：23.00元
作者：徐煜明
齣版社：電子工業齣版社
齣版日期：2008-01-01
ISBN：9787121052767
字數：
頁碼：
版次：1
裝幀：平裝
開本：16開
商品重量：0.381kg
編輯推薦
內容提要
本書是普通高等教育“十一五”*規劃教材，是在《數字電子技術與邏輯設計教程（第二版）》的基礎上作瞭進一步修訂而成的，並增加瞭免費電子課件。本書共9章，內容包括數字電路基礎、邏輯代數、邏輯門電路、組閤邏輯電路、觸發器、時序邏輯電路、脈衝信號的産生與變換，並介紹瞭A/D和D/A轉換及大規模集成電路ROM、RAM、PLD等的一般知識。
本書敘述簡明扼要，通俗易懂，可作為高職、高專計算機類、電氣類、電子類、自動化類專業的教材，也可供有關工程技術人員自學參考。
目錄
章 數字電路基礎
1.1 數字電路概述
1.1.1 數字信號和數字電路
1.1.2 數字電路的特點
1.1.3 數字電路的分類
1.1.4 脈衝與脈衝參數
1.2 計數體製
1.2.1 進位計數製
1.2.2 二進製數
1.2.3 八進製數和十六進製數
1.2.4 數製轉換
1.2.5 BCD碼
1.2.6 格雷碼
小結
習題
第2章 邏輯代數
2.1 邏輯代數中的三種基本運算
2.1.1 或運算（Logic Addition）
2.1.2 與運算（Logic Multiplication）
2.1.3 非運算（Logic Negation）
2.2 邏輯函數及其錶示方法
2.2.1 邏輯函數
2.2.2 邏輯函數的錶示方法
2.3 邏輯代數基本定律及常用公式
2.3.1 邏輯代數基奉定律
2.3.2 邏輯代數的常用公式
2.3.3 邏輯代數的重要規則
2.3.4 邏輯代數的相等
2.4 邏輯函數的化簡
2.4.1 邏輯函數錶達式的基本形式
2.4.2 邏輯函數錶達式的標準形式
2.4.3 邏輯函數的化簡
小結
習題
第3章 邏輯門電路
3.1 分立元件門電路
3.1.1 二極管開關特性
3.1.2 晶體三極管開關特性
3.1.3 簡單門電路
3.1.4 復閤門電路
3.2 TTL集成與非門電路
3.2.1 TTL電路的結構
3.2.2 TTL電路的工作原理
3.2.3 TTL與非門的傳輸特性
3.2.4 TTL與非門的性能指標
3.2.5 TTL與非門的改進
3.2.6 TTL電路的其他類型
3.3 其他雙極型門電路
3.3.1 發射極耦閤邏輯電路（ECL電路）
3.3.2 灃入邏輯電路
3.4 MOS門電路
3.4.1 MOS反相器
3.4.2 MOS與非門
3.4.3 MOS或非門
3.4.4 CMOS傳輸門
小結
習題
第4章 組閤邏輯電路
4.1 概述
4.2 組閤邏輯電路的分析
4.2.1 分析步驟
4.2.2 分析舉例
4.3 組閤邏輯電路的設計
4.3.1 設計步驟
4.3.2 設計舉例
4.4 常用組閤邏輯部件
4.4.1 編碼器
4.4.2 譯碼器
4.4.3 數據選擇器
4.4.4 加法器
4.4.5 數碼比較器
4.5 用中規模集成電路設計組閤電路
4.5.1 用數據選擇器實現組閤邏輯函數
……
第5章 集成觸發器
第6章 時序邏輯電路
第7章 脈衝信號的産生及波形變換
第8章 數/模轉換器和模/數轉換器
第9章 大規模集成電路介紹
部分習題答案
參考答案
作者介紹
文摘
序言
《數字邏輯設計原理與實踐》 一、本書概述 《數字邏輯設計原理與實踐》是一本麵嚮工程技術人員和高等院校學生，係統介紹數字邏輯設計基本原理、方法和實踐技術的專業教材。本書旨在幫助讀者建立堅實的數字邏輯理論基礎，掌握現代數字電路的設計流程，並能熟練運用各種設計工具進行電路的仿真、綜閤與實現。內容涵蓋瞭從最基本的邏輯門電路到復雜的數字係統設計，注重理論與實踐的緊密結閤，力求使讀者在掌握核心概念的同時，也能獲得實際的設計經驗。 二、內容詳述 第一部分：數字邏輯基礎 第一章：數製與編碼 數製係統： 詳細介紹二進製、八進製、十進製和十六進製等數製係統。解釋它們之間的相互轉換方法，包括整數和小數的轉換。強調二進製在數字係統中的核心地位。 編碼： 講解常用的編碼方式，如格雷碼（Reflected Binary Code）、BCD碼（Binary Coded Decimal）、ASCII碼（American Standard Code for Information Interchange）以及漢明碼（Hamming Code）等。闡述不同編碼的特性、用途及其在數據錶示和傳輸中的重要性。特彆關注糾錯碼在提高數據可靠性方麵的應用。 第二章：布爾代數與邏輯運算 基本邏輯門： 深入講解與門（AND）、或門（OR）、非門（NOT）這三種基本邏輯門的功能、符號和真值錶。 組閤邏輯門： 介紹擴展的邏輯門，包括與非門（NAND）、或非門（NOR）、異或門（XOR）和同或門（XNOR）等。詳細分析它們的邏輯功能、符號和真值錶，並闡述它們在邏輯電路設計中的重要作用，特彆是NAND和NOR門的通用性。 布爾代數公理與定理： 係統闡述布爾代數的基本公理（如交換律、結閤律、分配律、吸收律、互補律、零律、同一律）和重要定理（如德摩根定理、代數化簡定理）。通過推導和實例，展示如何利用這些規則對邏輯錶達式進行化簡，從而簡化電路設計，降低成本和功耗。 邏輯函數的最小項與最大項展開： 講解如何將任意邏輯函數錶示為最小項之和（SOP）或最大項之積（POS）的形式。分析這兩種展開形式的意義，以及它們在卡諾圖化簡中的應用。 第三章：邏輯函數的化簡 卡諾圖（Karnaugh Map）： 詳細講解如何繪製和化簡多變量邏輯函數。介紹卡諾圖的繪製方法、相鄰格的閤並規則，以及如何從中提取最簡的SOP和POS錶達式。強調卡諾圖在解決4變量和5變量邏輯函數化簡問題上的有效性。 奎恩-麥剋拉斯基（Quine-McCluskey）算法： 介紹一種更為係統和通用的邏輯函數化簡方法。闡述算法的步驟，包括找齣所有蘊含項、選擇最小覆蓋集等，並分析其在計算機輔助設計（CAD）工具中的應用基礎。 多輸齣邏輯函數化簡： 探討如何對多個輸齣的邏輯函數進行聯閤化簡，以期在硬件資源上達到最優。 第四章：組閤邏輯電路設計 組閤邏輯電路的分析與設計： 闡述分析組閤邏輯電路的步驟，即從電路圖推導邏輯錶達式。講解組閤邏輯電路的設計流程，包括需求分析、真值錶建立、邏輯錶達式推導、邏輯化簡和電路實現。 常用組閤邏輯電路模塊： 譯碼器（Decoder）： 介紹二進製譯碼器、BCD-7段譯碼器等。分析其功能、原理和應用，如地址譯碼、顯示驅動等。 編碼器（Encoder）： 講解優先編碼器（Priority Encoder）及其工作原理。闡述其在輸入信號優先級判斷和編碼中的作用。 多路選擇器（Multiplexer, MUX）： 詳細介紹數據選擇器。分析其選擇控製信號、數據輸入和數據輸齣的關係。闡述其在數據路由、邏輯功能實現等方麵的廣泛應用。 分路器（Demultiplexer, DEMUX）： 講解分路器的功能，即一個輸入可以分發到多個輸齣。闡述其與多路選擇器的互補關係。 加法器（Adder）： 介紹半加器、全加器、並行加法器、超前進位加法器（Carry-Lookahead Adder）等。分析其邏輯結構、工作原理和性能差異，以及在算術邏輯單元（ALU）中的關鍵作用。 減法器（Subtractor）： 講解如何利用加法器和補碼實現減法。 比較器（Comparator）： 介紹一位比較器和多位比較器，分析其用於判斷兩個數字大小的功能。 數值轉換器（Number Converter）： 如二進製轉格雷碼，格雷碼轉二進製等。 可編程邏輯器件（PLD）簡介： 初步介紹PLA（Programmable Logic Array）、PAL（Programmable Array Logic）和GAL（Generic Array Logic）等可編程邏輯器件的基本結構和工作原理，為後續介紹FPGA/CPLD打下基礎。 第二部分：時序邏輯電路與狀態機 第五章：觸發器（Flip-Flop） 基本觸發器： 深入講解SR觸發器（Set-Reset Flip-Flop）、D觸發器（Data Flip-Flop）和JK觸發器（J-K Flip-Flop）。分析它們的電路結構、邏輯功能、狀態轉移圖和特性方程。 時鍾信號與時鍾觸發： 解釋時鍾信號在數字電路同步中的作用。講解電平觸發和邊沿觸發（上升沿、下降沿）的區彆，以及主從觸發器（Master-Slave Flip-Flop）的設計如何避免亞穩態（Metastability）問題。 T觸發器（Toggle Flip-Flop）： 講解T觸發器的功能，即在輸入為1時翻轉狀態。 觸發器的應用： 簡單介紹觸發器在寄存器、計數器等電路中的基本應用。 第六章：寄存器（Register）與計數器（Counter） 寄存器： 介紹移位寄存器（Shift Register）的結構和工作原理，包括左移、右移、並行輸入/輸齣、串行輸入/輸齣等模式。講解移位寄存器的應用，如數據傳輸、串並轉換、並行擴展等。 計數器： 異步計數器（Ripple Counter）： 介紹由觸發器串聯構成的異步計數器，分析其工作原理、時序和時鍾脈衝的傳播延遲問題。 同步計數器（Synchronous Counter）： 講解同步計數器的設計，確保所有觸發器同時響應時鍾信號。介紹行波計數器（Ripple Counter）和集成計數器IC（如74LS161, 74LS163等）的設計。 可預置計數器（Presettable Counter）： 講解具有預置功能計數器的設計，允許在計數開始前設置初始值。 進製計數器： 如二進製計數器、十進製計數器（Decade Counter）等。 加法/減法計數器： 介紹能夠進行加法和減法運算的計數器。 應用： 介紹計數器在分頻、定時、頻率測量、數字顯示等方麵的應用。 第七章：狀態機（Finite State Machine, FSM） 有限狀態機模型： 引入Mealy模型和Moore模型，詳細解釋它們的區彆和聯係。分析狀態機中的狀態、輸入、輸齣、狀態轉移和輸齣邏輯。 狀態機的設計流程： 需求分析與規格說明： 明確狀態機的外部行為和內部功能。 狀態圖（State Diagram）繪製： 直觀地錶示狀態機的狀態和轉移。 狀態錶（State Table）建立： 列齣所有狀態、輸入和對應的下一個狀態及輸齣。 狀態分配（State Assignment）： 為每個狀態分配唯一的二進製編碼，並討論最優狀態分配的原則（如最小化觸發器數量、減少邏輯復雜度）。 邏輯方程推導： 根據狀態錶和觸發器類型，推導齣驅動觸發器翻轉和産生輸齣的邏輯方程。 電路實現： 將邏輯方程轉化為實際的邏輯門電路。 狀態機的簡化： 討論如何閤並等效狀態以減少狀態機的復雜度。 常用狀態機設計實例： 包括序列檢測器、交通燈控製器、串行通信接口控製器等。 第三部分：存儲器、數據轉換與係統級設計 第八章：存儲器（Memory） 半導體存儲器分類： 介紹隨機存取存儲器（RAM）和隻讀存儲器（ROM）兩大類。 RAM： 靜態RAM（SRAM）： 講解SRAM的存儲單元結構（如六輸入MOS存儲單元），分析其讀寫時序和工作原理。 動態RAM（DRAM）： 介紹DRAM的存儲單元（電容）以及刷新（Refresh）機製。對比SRAM和DRAM的優缺點，如速度、密度、功耗等。 ROM： 掩膜ROM（Mask ROM）： 介紹其不可編程性，但成本低。 可編程ROM（PROM）： 講解熔絲（Fuse）或反熔絲（Anti-fuse）的編程方式。 可擦寫可編程ROM（EPROM/EEPROM/Flash）： 介紹紫外綫擦除（EPROM）和電擦除（EEPROM/Flash）技術，以及Flash存儲器的多位存儲能力。 應用： 講解ROM在存儲程序、查找錶、配置數據等方麵的應用。 寄存器文件（Register File）： 介紹由多個寄存器組成的存儲結構，以及多端口寄存器文件。 第九章：數模與模數轉換器（DAC & ADC） 數模轉換器（DAC）： 基本原理： 講解DAC將數字量轉換為模擬量的過程。 主要類型： 介紹加權電阻型DAC、R-2R電阻網絡型DAC、逐次逼近型DAC和Σ-Δ調製器DAC等。分析它們的結構、工作原理、分辨率、轉換速度和非綫性度等指標。 模數轉換器（ADC）： 基本原理： 講解ADC將模擬量轉換為數字量的過程。 主要類型： 介紹比較器型ADC、逐次逼近型ADC、雙積分型ADC、Σ-Δ調製器ADC等。分析它們的結構、工作原理、分辨率、轉換速度和精度等指標。 應用： 強調DAC和ADC在音頻/視頻處理、數據采集係統、通信係統等領域中的關鍵作用。 第十章：信號完整性與時序問題 信號時序： 講解時鍾周期、時鍾頻率、建立時間（Setup Time）、保持時間（Hold Time）等概念。 亞穩態（Metastability）： 深入分析亞穩態産生的原因，以及在異步係統和跨時鍾域（Clock Domain Crossing）設計中如何避免或處理亞穩態，例如使用雙觸發器同步器。 信號完整性： 介紹信號綫上的反射、串擾、噪聲等現象，以及它們的産生原因和對電路性能的影響。 PCB布局布綫考慮： 探討在PCB設計中如何通過閤理的布局、走綫和電源/地綫設計來改善信號完整性，例如差分信號、端接（Termination）等。 第四部分：現代數字設計方法與工具 第十一章：硬件描述語言（HDL）簡介 HDL的作用： 介紹硬件描述語言（如Verilog HDL和VHDL）在現代數字電路設計中的重要性，以及其在電路建模、仿真、綜閤和實現等方麵的應用。 Verilog HDL 基礎： 講解Verilog的基本語法，包括模塊（module）、端口（port）、數據類型（reg, wire）、賦值語句（assign, always）、行為語句（if, case, for）、運算符、實例化（instantiation）等。 VHDL 基礎（選講）： 簡要介紹VHDL的核心概念，如實體（entity）、架構（architecture）、端口（port）、數據類型（bit, std_logic）、信號（signal）、進程（process）、語句（if, case, loop）等。 HDL代碼風格： 強調編寫清晰、可讀性強、易於維護的HDL代碼的重要性。 第十二章：使用HDL進行數字電路設計 行為級建模： 講解如何使用HDL描述電路的功能行為，而不拘泥於具體的硬件實現。 數據流建模： 介紹如何使用HDL描述數據在電路中的流動和轉換。 結構化建模： 講解如何使用HDL描述電路的結構，即實例化已有的模塊和連接它們。 組閤邏輯與時序邏輯的HDL實現： 通過大量實例，展示如何使用HDL實現各種組閤邏輯電路（如加法器、多路選擇器）和時序邏輯電路（如觸發器、寄存器、計數器、狀態機）。 IP核（Intellectual Property Core）的使用： 介紹如何利用預先設計好的IP核來加速設計進程。 第十三章：邏輯綜閤與仿真 邏輯綜閤（Logic Synthesis）： 基本原理： 解釋邏輯綜閤工具如何將HDL代碼轉換為門級網錶（Netlist）。 目標： 闡述綜閤工具的目標，如麵積（Area）、速度（Speed）、功耗（Power）等。 約束（Constraints）： 講解時序約束、麵積約束等在綜閤過程中的作用。 綜閤工具介紹： 簡要介紹常見的邏輯綜閤工具（如Synopsys Design Compiler, Cadence Genus等）。 邏輯仿真（Logic Simulation）： 仿真流程： 介紹仿真器如何執行HDL代碼，驗證設計的功能正確性。 測試平颱（Testbench）設計： 講解如何編寫測試平颱來生成激勵信號並檢查輸齣結果。 仿真類型： 介紹行為級仿真（Behavioral Simulation）、門級仿真（Gate-Level Simulation）等。 仿真工具介紹： 簡要介紹常見的仿真工具（如ModelSim, VCS, QuestaSim等）。 時序分析（Timing Analysis）： 介紹靜態時序分析（STA）工具如何驗證電路的時序是否滿足設計要求，而無需運行仿真。 第十四章：FPGA/CPLD與可編程邏輯器件（PLD） CPLD（Complex Programmable Logic Device）： 介紹CPLD的結構，包括宏單元（Macrocell）、可編程互連陣列（Programmable Interconnect Array）等。分析其特點和應用。 FPGA（Field-Programmable Gate Array）： FPGA架構： 詳細講解FPGA的基本組成，如可配置邏輯塊（Configurable Logic Block, CLB）、輸入/輸齣塊（Input/Output Block, IOB）、可編程布綫資源（Programmable Interconnect）等。 LUT（Look-Up Table）： 深入分析LUT作為FPGA基本邏輯單元的工作原理。 FPGA設計流程： 介紹從HDL代碼到最終在FPGA上實現的設計流程，包括綜閤、布局布綫（Place and Route）、比特流生成（Bitstream Generation）和下載（Download）。 FPGA開發闆與工具： 簡要介紹常用的FPGA開發闆（如Xilinx, Altera/Intel FPGA）和相關的開發工具鏈。 PLD設計實例： 結閤FPGA/CPLD平颱，提供一些實際的項目設計實例，如簡單的CPU控製器、通信模塊等。 附錄 常用邏輯門芯片型號與引腳說明 常用集成電路功能錶 數製轉換速查錶 布爾代數常用定理匯總 三、本書特色 係統性強： 內容從基礎概念到高級應用，循序漸進，覆蓋瞭數字邏輯設計的各個重要環節。 理論與實踐並重： 理論知識講解透徹，同時配以大量的實例和設計流程，指導讀者動手實踐。 工具導嚮： 重點介紹現代數字設計中不可或缺的硬件描述語言（HDL）和相關的EDA（Electronic Design Automation）工具，為讀者進入工業界做好準備。 強調工程意識： 在講解理論的同時，融入瞭信號完整性、時序分析等工程設計中必須考慮的因素。 清晰易懂： 語言簡潔明瞭，圖文並茂，便於讀者理解和掌握。 四、目標讀者 本書適閤於電子工程、自動化、計算機科學與技術、通信工程等專業的本科生、研究生，以及從事數字電路設計、嵌入式係統開發、FPGA/ASIC設計的工程師和技術人員。 五、學習建議 建議讀者在學習過程中，積極動手實踐，通過使用EDA工具（如Vivado, Quartus Prime, Modelsim等）來設計、仿真和驗證所學知識。理解每一部分內容，特彆是狀態機的設計和HDL的編寫，將為後續更復雜的數字係統設計打下堅實的基礎。 本書旨在成為讀者探索數字邏輯設計世界的得力助手，引導您從理解邏輯門電路的奧秘，到駕馭復雜的數字係統，最終成為一名優秀的數字邏輯工程師。
