| 商品基本信息,請以下列介紹為準 | |
| 商品名稱: | 基於Cadence Allegro的FPGA高速闆卡設計 電子與通信 書籍 |
| 作者: | 深圳市英達維諾電路科技有限公司 |
| 定價: | 79.0 |
| 齣版社: | 電子工業齣版社 |
| 齣版日期: | 2018-05-01 |
| ISBN: | 9787121341120 |
| 印次: | |
| 版次: | 1 |
| 裝幀: | 平裝-膠訂 |
| 開本: | 16開 |
| 內容簡介 | |
| 本書以Cadence公司目前的主流版本Allegro16.6工具為基礎,詳細介紹瞭基於FPGA的高速闆卡PCB設計的整個流程。其中的設計方法和設計技巧更是結閤瞭筆者多年的設計經驗。全書共18章,主要內容除瞭介紹軟件的一些基本作和技巧外,還包括高速PCB設計的精華內容,如層疊阻抗設計、高速串行信號的處理、射頻信號的PCB設計、PCIe的基礎知識及其金手指的設計要求,是在規則設置方麵結閤案例做瞭具體的分析和講解。本書結閤具體的案例展開,其內容旨在告訴讀者如何去做項目,每個流程階段的設計方法是怎樣的,哪些東西該引起我們的注意和重視,一些重要的模塊該如何去處理等。結閤實際的案例,配閤大量的圖錶示意,並配備實際作視頻,力圖針對該闆卡案例,以*直接、簡單的方式,讓讀者更快地掌握其中的設計方法和技巧,因此實用性和專業性強。書中的技術問題及後期推齣的一係列增值視頻,會通過論壇(www.dodopcb.com)進行交流和公布,讀者可交流與下載。 |
| 目錄 | |
| 目錄 1.1 OrCAD導齣Allegro網錶 1.2 Allegro 導入OrCAD網錶前的準備 1.3 Allegro導入OrCAD網錶 1.4 放置元器件 1.5 OrCAD導齣Allegro網錶常見錯誤解決方法 1.5.1 位號重復 1.5.2 未分配封裝 1.5.3 同一個Symbol中齣現Pin Number重復 1.5.4 同一個Symbol中齣現Pin Name重復 1.5.5 封裝名包含非法字符 1.5.6 元器件缺少Pin Number 1.6 Allegro導入OrCAD網錶常見錯誤解決方法 1.6.1 導入的路徑沒有文件 1.6.2 找不到元器件封裝 1.6.3 缺少封裝焊盤 1.6.4 網錶與封裝引腳號不匹配 第2章 LP Wizard和Allegro創建封裝 2.1 LP Wizard的安裝和啓動 2.2 LP Wizard軟件設置 2.3 Allegro軟件設置 2.4 運用LP Wizard製作SOP8封裝 2.5 運用LP Wizard製作QFN封裝 2.6 運用LP Wizard製作BGA封裝 2.7 運用LP Wizard製作Header封裝 2.8 Allegro元件封裝製作流程 2.9 導齣元件庫 2.10 PCB上更新元件封裝 第3章 快捷鍵設置 3.1 環境變量 3.2 查看當前快捷鍵設置 3.3 Script的錄製與快捷鍵的添加 3.4 快捷鍵的常用設置方法 3.5 skill的使用 3.6 Stroke錄製與使用 第4章 Allegro設計環境及常用作設置 4.1 User Preference常用作設置 4.2 Design Parameter Editor參數設置 4.2.1 Display選項卡設置講解 4.2.2 Design選項卡設置講解 4.3 格點的設置 4.3.1 格點設置的基本原則 4.3.2 Allegro格點的設置方法及技巧 第5章 結構 5.1 手工繪製闆框 5.2 導入DXF文件 5.3 重疊頂、底層DXF文件 5.4 將DXF中的文字導入到Allegro 5.5 Logo導入Allegro 5.6 閉閤的DXF轉換成闆框 5.7 不閉閤的DXF轉換成闆框 5.8 導齣DXF結構圖 第6章 布局 6.1 Allegro布局常用作 6.2 飛綫的使用方法和技巧 6.3 布局的工藝要求 6.3.1 特殊元件的布局 6.3.2 通孔元件的間距要求 6.3.3 壓接元件的工藝要求 6.3.4 相同模塊的布局 6.3.5 PCB闆輔助邊與布局 6.3.6 輔助邊與母闆的連接方式:V-CUT和郵票孔 6.4 布局的基本順序 6.4.1 整闆禁布區的繪製 6.4.2 交互式布局 6.4.3 結構件的定位 6.4.4 整闆信號流嚮規劃 6.4.5 模塊化布局 6.4.6 主要關鍵芯片的布局規劃 第7章 層疊阻抗設計 7.1 PCB闆材的基礎知識 7.1.1 覆銅闆的定義及結構 7.1.2 銅箔的定義、分類及特點 7.1.3 PCB闆材的分類 7.1.4 半固化片(prepreg或pp)的工藝原理 7.1.5 pp(半固化片)的特性 7.1.6 pp(半固化片)的主要功能 7.1.7 基材常見的性能指標 7.1.8 pp(半固化片)的規格 7.1.9 pp壓閤厚度的計算說明 7.1.10 多層闆壓閤後理論厚度計算說明 7.2 阻抗計算(以一個8層闆為例) 7.2.1 微帶綫阻抗計算 7.2.2 帶狀綫阻抗計算 7.2.3 共麵波導阻抗計算 7.2.4 阻抗計算的注意事項 7.3 層疊設計 7.3.1 層疊和阻抗設計的幾個階段 7.3.2 PCB層疊方案需要考慮的因素 7.3.3 層疊設置的常見問題 7.3.4 層疊設置的基本原則 7.3.5 什麼是假8層 7.3.6 如何避免假8層 7.4 fpga高速闆層疊阻抗設計 7.4.1 生益的S1000-2闆材參數介紹 7.4.2 fpga闆層疊確定 7.4.3 Cross Section界麵介紹 7.4.4 12層闆常規層壓結構 7.4.5 PCIe闆卡各層銅厚、芯闆及p |
對於我們這些在硬件調試階段經常“抓瞎”的工程師來說,這本書簡直就是及時雨。以前我們總是把問題歸咎於器件本身或者PCB製造工藝,很少能從設計源頭去追溯。這本書提供瞭一套完整的、基於仿真驗證的設計流程。它詳細介紹瞭如何使用Cadence Sigrity工具集進行預仿真和後仿真,特彆是針對SI(信號完整性)和PI(電源完整性)的聯閤分析。書中的圖錶和仿真結果展示得非常直觀,能讓人一眼看齣設計缺陷在哪裏,以及如何通過調整堆棧結構、增加去耦電容等手段進行有效優化。我以前覺得這些仿真工作很復雜,高不可攀,但這本書將復雜的過程分解成瞭可執行的小任務,讓我能夠自信地將仿真融入到我的日常設計流程中,極大地減少瞭後期樣闆返工的幾率。
評分說實話,我本來對這類工具類的書籍期望不高,通常都是流水賬式的截圖加說明,讀起來枯燥乏味。但這本書完全顛覆瞭我的印象。作者的寫作風格非常老練,行文流暢自然,仿佛一位經驗豐富的前輩在耳邊手把手地指導你完成每一個復雜的步驟。它不僅僅是教你“如何操作”,更重要的是在教你“為什麼這麼做”。比如在處理差分信號的等長和相位匹配時,作者深入剖析瞭不同布綫策略對時序裕度和串擾的影響,這對於提升設計質量至關重要。我嘗試著跟著書中的一個PCIe Gen4接口的設計案例進行復盤和修改,發現自己之前在實際工作中忽略的很多細節,比如過孔效應和參考平麵切換的處理,在這本書裏都有被係統地、深入地探討。這極大地拓寬瞭我的設計視野,讓我對高速PCB的“藝術性”有瞭更深的體會。
評分這本書簡直是為我量身定做的!我最近剛接觸高速數字電路設計,對於PCB布局布綫這塊一直心存疑慮。市麵上的資料大多要麼過於理論化,要麼隻是一些零散的軟件操作指南,真正能將理論與實踐結閤起來的係統性教材太少瞭。這本書的結構非常清晰,從基礎的阻抗控製、信號完整性分析,到復雜的電源分配網絡設計,它都給齣瞭非常詳盡的步驟和實際案例。我尤其欣賞作者在講解EMC/EMI問題時所采用的貼近實際的分析方法,不再是那種空泛的“要做好屏蔽”之類的建議,而是具體到如何在Allegro環境中進行布局約束和修改。讀完前幾章,我對如何高效地利用Cadence工具鏈來應對高速設計挑戰有瞭更堅實的信心,感覺自己終於找到瞭一個可以信賴的“技術嚮導”,而不是一本堆砌知識點的參考手冊。
評分作為一個資深硬件工程師,我一直在尋找一本能涵蓋現代高密度互連(HDI)和高帶寬接口設計的深度書籍。這本書在處理多層闆、盲埋孔設計以及異形闆的布綫優化方麵,提供瞭非常具有前瞻性的見解。它沒有停留在傳統的四層、六層闆的範疇,而是直接進入到十層闆以上的復雜結構設計,並討論瞭如何在PCB堆棧中平衡成本與性能。我尤其對其中關於高密度BGA扇齣和蛇形綫優化的章節印象深刻,作者沒有使用過於簡化的模型,而是結閤實際的布綫環境,給齣瞭非常實用的規則集。這本書的價值在於它的前沿性,它不僅僅復述瞭經典理論,更是在探討如何用最新的工具和方法去駕馭未來幾年的高速設計挑戰。
評分我必須說,這本書在排版和圖文結閤方麵做得相當齣色,這對於一本技術專著而言,是難能可貴的品質。很多技術書籍的示意圖模糊不清,或者文字描述晦澀難懂,讓人閱讀起來非常吃力。但這本書的截圖清晰度極高,幾乎和軟件界麵一模一樣,關鍵的參數設置框都被特意放大和高亮顯示,極大地降低瞭初學者的學習門檻。而且,作者很巧妙地穿插瞭一些“設計陷阱”的警示,用粗體或者特彆的顔色標記齣來,這就像一位經驗豐富的導師在提醒你避開常見的“坑”。這種人性化的設計哲學貫穿始終,使得原本嚴肅的技術學習過程變得更加順暢和高效,閱讀體驗堪稱一流。
本站所有內容均為互聯網搜尋引擎提供的公開搜索信息,本站不存儲任何數據與內容,任何內容與數據均與本站無關,如有需要請聯繫相關搜索引擎包括但不限於百度,google,bing,sogou 等
© 2025 book.cndgn.com All Rights Reserved. 新城书站 版權所有