正版 数字逻辑电路(第2版普通高等教育十一五规划教材) 刘常澍 978704030696 pdf epub mobi txt 电子书 下载 2025

简体网页||繁体网页

☆☆☆☆☆

刘常澍 著

图书标签:

• 数字逻辑电路
• 逻辑电路
• 数字电路
• 刘常澍
• 教材
• 电子技术
• 计算机基础
• 高等教育
• 978704030696
• 第二版

店铺： 博古通今图书专营店

出版社： 高等教育出版社

ISBN：9787040306965

商品编码：29692541407

包装：平装

出版时间：2010-12-01

基本信息

书名：数字逻辑电路(第2版普通高等教育十一五规划教材)

定价：38.80元

作者：刘常澍

出版社：高等教育出版社

出版日期：2010-12-01

ISBN：9787040306965

字数：

页码：

版次：1

装帧：平装

开本：16开

商品重量：0.663kg

编辑推荐

---

内容提要

---

　　《数字逻辑电路(第2版)》是普通高等教育“十一五”*规划教材，是在本书版试用的基础上修订而成的。《数字逻辑电路(第2版)》共有11章内容：数字逻辑的基础知识，晶体管开关及门电路，组合逻辑电路，集成触发器，时序逻辑电路，中规模集成时序逻辑电路及其应用，存储器与可编程逻辑器件，硬件描述语言VHDL，可测性设计及边界扫描技术，波形变换与产生电路，数模与模数转换。本课程是电子信息类专业的主要技术基础课。书中内容的基础理论部分深入浅出，注重实践性，备有大量例题和习题。本书采用国家标准图形符号，在出现符号的地方对其所表示的意义进行简要地解释，读者在学习本书过程的同时逐渐学会识读常用的逻辑符号。本书适合高等工科院校电子信息、通信、自动化等专业作为技术基础课教材，也可供其他相关专业选用和社会读者阅读。

目录

---

章 数字逻辑的基础知识
引言
1.1 数字电路的信号
1.1.1 模拟量与数字量
1.1.2 数字电路及其信号
1.2 数字电路所用的数制
1.2.1 二进制数
1.2.2 十进制数和二进制数的互相转换
1.2.3 八进制数和十六进制数
1.3 数字电路常用的码制与编码
1.3.1 原码、反码和补码
1.3.2 BCD码(二一十进制编码)
1.3.3 格雷(Gray)码
1.4 逻辑代数基本知识
1.4.1 基本运算
1.4.2 复合运算
1.4.3 逻辑代数的定律
1.4.4 逻辑函数的标准形式
1.4.5 逻辑函数的化简
本章小结
思考题及习题
第2章 晶体管开关及门电路
引言
2.1 晶体管的开关特性及简单门电路
2.1.1 二极管的开关特性
2.1.2 双极晶体管的开关特性
2.1.3 MOS管的开关特性
2.1.4 分立元件构成的门电路
2.2 TTL集成门电路
2.2.1 TTL与非门的电路结构与工作原理
2.2.2 TTL与非门的特性
2.2.3 其他类型TTL门电路
2.2.4 TTL集成电路的系列产品
2.3 其他类型双极型数字集成电路
2.3.1 ECL(发射极耦合逻辑)门电路
2.3.2 I2L(集成注入逻辑)门电路
2.4 CMOS集成门电路
2.4.1 CMOS反相器的电路结构和工作原理
2.4.2 CMOS反相器的输入特性和输出特性
2.4.3 其他CMOS集成门电路
2.4.4 TTL电路与CMOS电路的连接
2.4.5 低电压CMOS电路及逻辑电平转换器
2.4.6 CMOS集成电路系列产品
2.4.7 CMOS集成电路使用注意事项
本章小结
思考题及习题
第3章 组合逻辑电路
引言
3.1 组合逻辑电路的一般分析与设计
3.1.1 组合电路的一般分析
3.1.2 组合逻辑电路的设计(用门电路)
3.2 常用组合逻辑电路及其中规模集成器件
3.2.1 加法器
3.2.2 编码器
3.2.3 译码器及数据分配器
3.2.4 数据选择器
3.2.5 图案移位器
3.2.6 数码比较器
3.2.7 奇偶校验码的产生器/校验器
3.3 用中规模集成器件设计组合逻辑电路
3.3.1 用数据选择器实现组合逻辑电路
3.3.2 用译码器、加法器实现组合逻辑电路
3.4 组合逻辑电路的冒险
3.4.1 竞争与冒险现象
3.4.2 冒险现象的判断、避免及消除
本章小结
思考题及习题
第4章 集成触发器
引言
4.1 基本RS触发器
4.1.1 用与非门构成的基本RS触发器
4.1.2 用或非门构成的基本RS触发器
4.1.3 关于触发信号
4.2 同步RS触发器
4.2.1 电路的组成和工作原理
4.2.2 带异步置位、复位端的同步RS触发器
4.2.3 同步RS触发器的工作波形
4.2.4 关于触发器的空翻现象
4.3 主从延迟型JK触发器
4.3.1 主从延迟型JK触发器的结构和工作原理
4.3.2 主从延迟型JK触发器的功能描述
4.3.3 集成主从延迟型JK触发器CT74LS72
4.4 边沿型触发器
4.4.1 维持阻塞型D触发器的组成和工作原理
4.4.2 D触发器的功能描述
4.4.3 集成双D触发器CT74LS74
4.4.4 CMOS主从结构数据锁定型D触发器
4.5 边沿型JK触发器
4.6 触发器的类型
4.6.1 T触发器和T'触发器
4.6.2 使能触发器
4.6.3 D和JK触发器之间的逻辑关系
4.7 各类触发器的开关工作特性及抗干扰能力比较
本章小结
思考题及习题
第5章 时序逻辑电路
引言
5.1 时序逻辑电路概述
5.2 时序逻辑电路的一般分析
5.3 锁存器、寄存器、移位寄存器
5.3.1 锁存器
5.3.2 数码寄存器
5.3.3 移位寄存器
5.4 计数器
5.4.1 同步计数器
5.4.2 异步计数器
5.4.3 移存型计数器
5.5 时序逻辑电路的设计
5.5.1 建立原始状态图和原始状态表
5.5.2 状态化简
5.5.3 状态分配
5.5.4 状态转移和激励列表
5.5.5 激励方程和输出方程
5.5.6 画出逻辑图
5.5.7 设计再举例
5.5.8 输出与输入之间的关系
5.5.9 自启动与非自启动
5.5.10 异步时序电路的设计
5.5.11 输出方波的奇数分频器
5.6 序列信号发生器
5.6.1 移存器型序列信号发生器
5.6.2 计数器型序列信号发生器
5.6.3 LFSR(线性反馈移存器)型序列信号发生器
本章小结
思考题及习题
第6章 中规模集成时序逻辑电路及其应用
引言
6.1 锁存器、寄存器、移位寄存器
6.1.1 锁存器
6.1.2 数码寄存器
6.1.3 移位寄存器
6.1.4 寄存器的应用
6.2 计数器
6.2.1 同步计数器
6.2.2 异步计数器
6.2.3 多级异步二进制计数器
6.2.4 N进制计数器的组成
6.2.5 计数器应用举例
本章小结
思考题及习题
第7章 存储器与可编程逻辑器件
引言
7.1 存储器
7.1.1 SAM(顺序存取存储器)
7.1.2 RAM(存取存储器)
7.1.3 ROM(只读存储器)
7.2 可编程逻辑器件(PLD)
7.2.1 PLD的逻辑表示法
7.2.2 SPLD(简单可编程逻辑器件)
7.2.3 HDPLD(高密度可编程逻辑器件)
7.2.4 Altera公司提供的Quartus Ⅱ开发系统
7.2.5 Xilinx公司提供的ISE开发系统
本章小结
思考题及习题
第8章 硬件描述语言VHDL
引言
8.1 VHDL设计程序的组成
8.1.1 实体(Entity)
8.1.2 构造体(Architecture)
8.1.3 包集合(Package)
8.1.4 库(Library)
8.1.5 配置(Configuration)
8.2 VHDL的语言要素
8.2.1 VHDL的标识符(Identifier)
8.2.2 VHDL的数据对象(Data Object)
8.2.3 VHDL的数据类型(Data Type)
8.2.4 子类型(Subtype)
8.2.5 属性(Attiibute)
8.2.6 VHDL的运算操作符(Operator)
8.3 VHDL构造体的描述方法
8.3.1 顺序描述语句(Sequential Statement
8.3.2 并发描述语句(Concurrent Statement
8.3.3 断言语句(Assert Statement)
8.4 数字电路的VHDL设计举例
8.4.1 基本逻辑门的VHDL设计
8.4.2 组合逻辑电路的VHDL设计
8.4.3 时序逻辑电路的VHDL设计
8.4.4 只读存储器(ROM)的VHDL设计
本章小结
思考题及习题
第9章 可测性设计及边界扫描技术
引言
9.1 概述
9.2 可测性设计
9.2.1 特定设计
9.2.2 结构设计
9.3 边界扫描测试(BST)
9.3.1 边界扫描设计基本结构
9.3.2 边界扫描测试的工作方式
9.3.3 边界扫描单元的级联
9.3.4 边界扫描描述语言(BSDL)
本章小结
思考题及习题
0章 波形变换与产生电路
引言
10.1 脉冲信号
10.1.1 脉冲信号的描述
10.1.2 波形的变换与产生
10.2 施密特电路
10.2.1 施密特电路的特性
10.2.2 用门电路组成的施密特电路
10.2.3 集成施密特电路
10.2.4 施密特电路的应用
10.3 单稳态电路
10.3.1 单稳态电路的特性
10.3.2 用门电路组成的单稳态电路
10.3.3 集成单稳态电路
10.3.4 单稳态电路的应用
10.4 多谐振荡器
10.4.1 用门电路组成的多谐振荡器
10.4.2 用施密特电路构成的多谐振荡器
10.4.3 石英晶体多谐振荡器
10.5 555集成定时器
10.5.1 集成定时器的工作原理
10.5.2 555集成定时器应用举例
本章小结
思考题及习题
1章 数模与模数转换
引言
11.1 D/A转换器
11.1.1 D/A转换器的基本工作原理
11.1.2 二进制权电阻网络D/A转换器
11.1.3 倒T形电阻网络D/A转换器
11.1.4 权电流型D/A转换器
11.1.5 D/A转换器的主要性能参数
11.1.6 串行输入的D/A转换器
11.2 A/D转换器
11.2.1 A/D转换器的基本工作原理
11.2.2 并行比较型A/D转换器
11.2.3 逐次渐近型A/D转换器
11.2.4 双积分型A/D转换器
11.2.5 A/D转换器的主要技术指标
11.2.6 串行输出的A/D转换器
11.3 D/A转换器和A/D转换器的应用
11.3.1 D/A转换器应用举例
11.3.2 A/D转换器应用举例
本章小结
思考题及习题
附录
附录1 逻辑函数列表化简法C语言源程序
附录2 国家标准图形符号简表
附录3 英汉名词对照(以英文字母为序)
主要参考文献

作者介绍

---

刘常澍，天津大学电子信息工程学院教授，硕士研究生导师。1946年出生，1970年毕业于天津大学无线电工程系技术专业。留校后一直从事教学与科研工作，长期进行电子线路方面的教学研究，并发表过多篇教学及科研论文。著作有：《数字电子技术》，天津大学出版社，2001年出版； 《数字逻辑电路》，国防工业出版社，2002年出版；《数字电路与FPGA》，人民邮电出版社，2004年出版； 《数字逻辑电路》，高等教育出版社，2008年出版

文摘

---

序言

---

探寻数字逻辑的奥秘：从基础门电路到复杂系统设计 数字逻辑电路是现代电子信息技术的核心基石，它构建了我们日常接触到的所有数字设备，从智能手机、电脑到复杂的工业控制系统，无不依赖于其精巧的设计与严谨的运作。本书旨在为有志于深入理解数字世界运行规律的读者提供一条清晰的学习路径，从最基本的逻辑门操作出发，逐步引领大家掌握构建复杂数字系统的能力。 第一章：逻辑世界的大门——二进制与布尔代数 万事万物皆有其本源，数字逻辑的本源在于二进制。我们将从最直观的十进制计数方式出发，引出二进制的简洁与高效，理解0和1如何在数字系统中扮演至关重要的角色。随后，我们将深入探讨布尔代数，这是数字逻辑的数学语言。通过学习布尔代数的公理、定理以及运算规则，读者将掌握描述和简化逻辑关系的基本工具。我们将详细介绍逻辑“与”（AND）、逻辑“或”（OR）、逻辑“非”（NOT）等基本逻辑运算，并通过真值表、逻辑表达式和波形图等多种形式，加深对这些基本运算的理解。例如，我们将分析一个简单的“交通灯控制器”的逻辑需求，并用布尔代数来精确地描述其工作原理，展示如何将实际问题转化为形式化的逻辑表达式。 第二章：构建逻辑块——基本逻辑门电路 有了布尔代数的理论基础，我们便可以开始构建实际的逻辑电路。本章将聚焦于实现基本布尔运算的逻辑门电路。我们将详细介绍AND门、OR门、NOT门、NAND门、NOR门、XOR门和XNOR门的电路符号、逻辑功能、真值表以及最重要的——其在半导体技术中的基本实现原理（例如，使用二极管和三极管构建简单的TTL或CMOS逻辑门）。我们会深入剖析每种逻辑门的特性，例如NAND门和NOR门作为“万能门”的重要性，以及XOR门在并行加法器等电路中的应用。此外，我们将学习如何使用这些基本逻辑门来组合实现更复杂的逻辑功能，例如，如何用AND、OR、NOT门构建一个简单的“奇偶校验电路”，用于检测数据传输中的错误。 第三章：化繁为简——逻辑函数的化简 在实际的数字系统设计中，一个复杂的逻辑功能往往会对应着一个冗长而复杂的布尔表达式。直接使用这些冗长的表达式来实现电路，不仅会增加电路的复杂度和成本，还可能引入不必要的延迟和功耗。因此，逻辑函数的化简是数字逻辑设计中的一项关键技术。本章将介绍多种系统性的化简方法，包括卡诺图（Karnaugh Map）和奎恩-麦克拉斯基（Quine-McCluskey）算法。卡诺图以其直观的可视化特性，能够有效地化简包含多达四到五变量的逻辑函数。我们将详细讲解卡诺图的绘制、分组和读取方法，并通过大量实例展示如何使用卡诺图找出最小项和最简和之积（SOP）或最简积之和（POS）形式的逻辑表达式。奎恩-麦克拉斯基算法则是一种更具系统性的代数方法，适用于变量数量较多的情况，我们将介绍其步骤，包括求本质蕴含项和选择最少蕴含项的策略。 第四章：组合逻辑电路的设计与分析 基于基本的逻辑门和逻辑化简技术，我们可以开始设计和分析组合逻辑电路。组合逻辑电路的特点是其输出仅取决于当前的输入，而与过去的输入状态无关。本章将介绍几种重要的组合逻辑电路模块，包括： 编码器（Encoder）：将一组输入信号编码成二进制或其他特定格式的输出。例如，键盘编码器将按键信号转换为ASCII码。 译码器（Decoder）：将二进制输入信号译成特定的输出信号。例如，存储器地址译码器用于选择相应的存储单元。 多路选择器（Multiplexer, MUX）：根据选择信号，从多个输入数据线中选择一路输出。这在数据路由和信号选择中极为常用。 分路选择器（Demultiplexer, DEMUX）：将一路输入数据，根据选择信号，路由到多个输出数据线中的某一路。 加法器（Adder）：实现二进制数的加法运算，我们将从半加器、全加器讲到多位二进制加法器，例如行波进位加法器（Ripple Carry Adder）和超前进位加法器（Carry Lookahead Adder），并分析它们的性能差异。 比较器（Comparator）：比较两个二进制数的大小，输出相应的比较结果。 我们将通过实例，讲解如何根据实际需求，设计这些组合逻辑电路，并分析已有的组合逻辑电路，得出其逻辑功能。 第五章：记忆的艺术——时序逻辑电路基础 与组合逻辑电路的“即时响应”不同，时序逻辑电路的输出不仅取决于当前的输入，还与电路过去的状态有关，因为它包含存储单元。本章将引入时序逻辑电路的基本概念，并重点介绍几种重要的触发器（Flip-Flop）。我们将从最基本的SR锁存器（SR Latch）入手，理解其存储能力，然后深入学习SR触发器、D触发器、JK触发器和T触发器。我们将详细分析它们的结构、工作原理、时序特性（如建立时间、保持时间、传播延迟）以及各种触发器之间的转换关系。我们会强调时钟信号在同步时序逻辑电路中的作用，以及如何使用触发器构建基本的存储单元，为后续的计数器和寄存器打下基础。 第六章：精确的节奏——同步时序逻辑电路 在实际的数字系统中，为了保证电路的稳定运行，通常采用同步时序逻辑电路，所有状态的改变都由一个统一的时钟信号来驱动。本章将深入探讨同步时序逻辑电路的设计与分析。我们将学习如何设计计数器（Counter），包括移位计数器（如约翰逊计数器、环形计数器）和同步二进制计数器（如行波进位计数器、并行计数器）。计数器在数字系统中扮演着至关重要的角色，例如作为定时器、分频器或程序计数器。随后，我们将学习寄存器（Register）的设计，以及各种移位寄存器（如左移、右移、双向移位寄存器）的应用。寄存器是用于存储一组二进制数据的电路，是CPU和存储器中的基本单元。我们将通过状态图和状态表，详细讲解如何设计复杂的同步时序逻辑电路，例如有限状态机（Finite State Machine, FSM）。 第七章：存储的殿堂——存储器与可编程逻辑器件 数据存储是数字系统不可或缺的一部分。本章将介绍存储器的基本原理和类型。我们将详细讲解随机访问存储器（RAM），包括静态RAM（SRAM）和动态RAM（DRAM）的工作原理、结构以及它们在数字系统中的应用。我们还将介绍只读存储器（ROM），包括PROM、EPROM、EEPROM和Flash ROM，以及它们各自的特点和用途。此外，本章还将介绍可编程逻辑器件（Programmable Logic Devices, PLD），这是现代数字逻辑设计中非常重要的工具。我们将介绍可编程只读存储器（PROM）、可编程阵列逻辑（PAL）、通用阵列逻辑（GAL）以及现场可编程门阵列（FPGA）等，并讲解它们如何提供高度灵活的硬件定制能力，极大地加速了数字系统的开发进程。 第八章：高级数字逻辑设计 在掌握了基础的组合逻辑和时序逻辑设计之后，本章将进一步拓展读者的视野，介绍一些更高级的数字逻辑设计概念和技术。我们将探讨数字系统的整体结构，例如CPU的基本组成、总线结构以及微处理器的工作原理。我们将介绍半导体存储器的层次结构，以及缓存（Cache）的工作机制。此外，我们还会涉及故障检测与诊断的基本方法，以及时序约束和时钟域交叉等在实际复杂系统设计中需要特别关注的问题。最后，我们将简要介绍硬件描述语言（HDL），如Verilog或VHDL，以及它们在现代数字逻辑设计流程中的核心作用，为读者未来的深入学习指明方向。 通过以上章节的学习，读者将能够理解数字逻辑电路的基本原理，掌握设计和分析各种组合逻辑和时序逻辑电路的能力，并对现代数字系统中的存储器和可编程逻辑器件有深入的认识。本书的目标是为读者构建坚实的数字逻辑基础，为他们在电子工程、计算机科学等相关领域的研究和实践打下坚实而有力的基石。

评分☆☆☆☆☆

我对这本教材的另一个深刻印象是它贯穿始终的“工程思维”。这本书的作者显然不是一个纯粹的理论家，更像是一位经验丰富的工程师。在讲解理论知识的同时，他总会适时地引入实际工程中的考量因素，比如器件的限制、延迟时间对系统性能的影响，以及如何从成本和功耗的角度权衡不同的设计方案。比如在讲解译码器或多路复用器的应用时，书中会讨论使用不同规模的组合逻辑来实现相同功能时的资源消耗对比，这对于培养学生的系统观和资源意识至关重要。这种务实的态度贯穿全书，避免了将数字电路学习变成一场纯粹的数学游戏。读完后，你会感觉自己不仅仅掌握了逻辑门的操作规则，更重要的是，学会了如何像一个真正的数字系统设计师那样去思考问题，考虑性能、成本和可靠性之间的平衡，这种“软技能”的培养，是教科书中最宝贵的财富之一。

评分☆☆☆☆☆

这本书的章节组织逻辑，简直可以用“教科书级别的典范”来形容。它完全遵循了从简单到复杂的认知规律，构建了一个非常坚固的知识框架。前几章聚焦于组合逻辑的基础，确保读者对门电路和布尔代数有绝对的掌控力，就像打地基一样扎实。随后，它自然而然地引入了时序逻辑，利用前面学到的组合逻辑知识，去构建触发器、寄存器和计数器，这种递进关系使得新知识的吸收非常顺畅。最妙的是，它将复杂系统（比如有限状态机、小型数据通路）的构建放在最后，此时读者已经具备了拆解和理解复杂系统的所有基本工具。这种结构安排的好处在于，它不会在一开始就用过于复杂的概念吓退读者，而是稳步提升难度，让学习者始终保持在“可以理解但需要努力”的最佳状态。这种精心设计的学习路径，极大地降低了自学的难度，也使得课堂教学可以更加高效地进行，绝对是精心打磨的成果。

评分☆☆☆☆☆

这本关于数字逻辑的教材，我得说，对于初学者来说，它简直就是一座灯塔。翻开第一页，我就被那种清晰、有条理的讲解方式深深吸引住了。作者在介绍基本概念时，从最基础的布尔代数开始，循序渐进地过渡到逻辑门，每一个步骤都讲解得非常透彻，完全没有那种生硬的理论堆砌感。举个例子，在讲解卡诺图化简时，书中不仅有详尽的步骤推导，还配上了大量的插图，让你能直观地看到合并和简化是如何发生的，而不是死记硬背公式。我特别喜欢它对实际电路应用的阐述，很多章节后面都附带了“设计实例”或者“应用分析”，这让抽象的逻辑电路瞬间变得鲜活起来，我甚至能想象出这些电路在微处理器或控制器中是如何工作的。对于我这种理论基础薄弱的人来说，这种将理论与实践紧密结合的编排方式，极大地增强了我的学习信心。而且，书中的习题设计得非常巧妙，从基础巩固到综合应用，难度梯度把握得恰到好处，每做完一套习题，都感觉对知识的掌握又上了一个台阶，真是一本非常值得反复研读的佳作。

评分☆☆☆☆☆

我第一次拿起这本书的时候，就被它的排版和插图质量所震撼了。现如今很多理工科书籍，为了追求成本控制，往往印制粗糙，图表模糊不清，让人阅读起来非常费力。但这本教材完全没有这个问题，纸张厚实，印刷清晰锐利，即便是那些包含大量逻辑符号和波形图的复杂页面，看起来也毫不费力。特别是那些时序图和真值表，线条干净利落，逻辑符号的表示规范统一，这对于我们这种需要长时间盯着电路图看的学习者来说，简直是福音。更难能可贵的是，书中对公式和定理的推导过程，使用了大量的留白和清晰的步骤分割，使得原本可能令人头疼的数学推导过程，也变得赏心悦目起来。阅读体验的提升，间接也提高了学习效率，因为它减少了阅读过程中的摩擦感。一本好书，硬件的质量和阅读的舒适度绝对是加分项，这本书在这方面做得非常出色，看得出出版社对教材的投入和用心程度。

评分☆☆☆☆☆

说实话，这本书的内容深度和广度都超出了我原本的预期。我原本以为这只是一本应付考试的基础教材，没想到它在某些高级主题上的探讨，即便是对已经有些经验的人来说，也很有启发性。比如，在同步和异步时序逻辑电路这一章，作者对于状态机的设计和分析，没有简单地停留在理论层面，而是深入探讨了竞争冒险（hazards）的处理方法，这一点在很多其他教材中都是一带而过的内容。书中对这些潜在问题的分析非常到位，通过具体的例子展示了如何通过增加冗余项或者调整逻辑结构来消除这些问题，这对于后续进行可靠的硬件设计至关重要。再者，它对存储器的介绍也极为详尽，从SRAM到DRAM的内部结构，再到各种FIFO和寄存器组的实现原理，讲解得一丝不苟，逻辑图清晰明了。这本书的价值在于，它不仅仅教会你“如何做”，更重要的是让你明白“为什么这样做”，这种对底层原理的深挖，使得知识体系更加稳固，绝对不是那种只停留在表面定义的教科书可以比拟的。