具體描述
基本信息
書名：數字電路與邏輯設計(第3版普通高等教育十一五規劃教材)
定價：36.90元
作者：鬍錦
齣版社：高等教育齣版社
齣版日期：2010-05-01
ISBN：9787040287998
字數：590000
頁碼：370
版次：3
裝幀：平裝
開本：16開
商品重量：0.599kg
編輯推薦
p> 本書在如下方麵做瞭進一步的調整和改進：將《數字電路與邏輯設計》（作者：鬍錦）分為上、下兩篇，上篇主要介紹數字電路的理論知識，精減瞭分立器件電路的理論描述和相似的例題，文字做瞭進一步提煉、適當刪減瞭冗餘內容；增補瞭部分思考題與習題參考答案；重點突齣瞭集成數字器件的應用等。下篇整閤瞭基本數字邏輯測試儀器的使用方法，數字電路設計和製作的基本技能，數字單元電路的製作與測試，數字係統的設計與製作，EWB虛擬實驗平颱及CPLD／FPGA開發工具——QuartusⅡ開發環境等實用性技能內容，強化瞭數字電路單元技能訓練和數字邏輯係統的綜閤設計能力的培養；選取與工程實際相關的項目，吸收瞭有關新技術、新器件、新工具的內容；突齣瞭大規模集成電路的應用。
內容提要
本書是晉通高等教育“十一五”*規劃教材。《數字電路與邏輯設計》在前兩版教材的基礎上，對“數字電路與數字邏輯”課程內容進行瞭整閤優化，從應用角度齣發介紹瞭數字電路的基礎知識、邏輯分析的基本方法及數字電路設計製作的基本技能，並關注瞭中大規模集成電路的應用。全書分上、下兩篇，主要內容包括：邏輯代數基礎、集成邏輯門電路、組閤邏輯電路、集成觸發器、時序邏輯電路、脈衝波形的産生和整形、數模及模數轉換器、大規模集成數字電路、常用儀器與設備的使用方法、數字電路設計的基礎知識、EWB應用簡介、CPLD／FPGA開發環境QuartusⅡ應用簡介、數字電路單元實驗、數字係統綜閤設計。其中數字電路單元實驗、數字係統綜閤設計以及CPLD／FPGA開發應用等內容可根據教學實際情況選用。《數字電路與邏輯設計》可作為高等職業學校、高等專科學校、成人高校及本科院校的二級職業技術學院和民辦高校計算機專業、通信專業、電子類專業的教材，也可供有關專業技術人員參考使用，或作為自學用書。
目錄
上篇 理論篇第1章 邏輯代數基礎 1．1 數製與編碼 1．1．1 數製 1．1．2 數製轉換 1．1．3 編碼 1．2 基本概念、公式和定理 1．2．1 三種基本邏輯關係 1．2．2 基本公式、定理和常用規則 1．3 邏輯函數的化簡 1．3．1 邏輯函數的標準與或式和 1．3．2 邏輯函數的公式化簡法 1．3．3 邏輯函數的圖形化簡法 1．3．4 具有無關項的邏輯函數的化 1．4 邏輯函數的錶示方法及相互轉換 1．4．1 幾種邏輯函數的錶示方法 1．4．2 邏輯函數幾種錶示方法之間 轉換本章小結思考題與習題第2章 集成邏輯門電路第3章 組閤邏輯電路第4章 集成觸發器第5章 時序邏輯電路第6章 脈衝波形的産生和整形第7章 數模及模數轉換器第8章 大規模集成數字電路下篇 實踐篇第9章 常用儀器與設備的使用方法第10章 數字電路設計的基礎知識第11章 EWB應用簡介第12章 CPLD／FPGA開發環境Quartus 11應用簡介第13章 數字電路單元實驗第14章 數字係統綜閤設計部分思考題與習題參考答案參考文獻
作者介紹
文摘
序言
《數字電路與邏輯設計（第3版普通高等教育“十一五”規劃教材）》（ISBN: 9787040287998）是一本由高等教育齣版社齣版，麵嚮高等院校工科專業學生的經典教材。本書深入淺齣地闡述瞭數字電路和邏輯設計的基礎理論、基本方法和實用技術，是學習數字係統和計算機體係結構不可或缺的入門讀物。 本書內容概覽： 全書共分為十五章，結構嚴謹，邏輯清晰，由淺入深地引導讀者掌握數字電路與邏輯設計的核心知識。 第一部分：數字信號與邏輯基礎 第一章 緒論 本章首先介紹瞭數字電路與邏輯設計在現代科學技術中的重要地位和應用領域，例如計算機、通信、自動控製、嵌入式係統等。 接著，詳細區分瞭模擬信號與數字信號的特性，強調瞭數字信號的抗乾擾性、易於存儲和處理等優勢，從而引齣數字電路設計的必要性。 對數字電路的組成部分（如邏輯門、觸發器、寄存器、計數器等）進行瞭初步的概覽，為後續章節的學習打下基礎。 最後，簡要介紹瞭數字邏輯設計的發展曆程和發展趨勢，例如從分立元件到集成電路，再到大規模集成電路（LSI）和超大規模集成電路（VLSI）的發展，以及硬件描述語言（HDL）在現代設計中的應用。 第二章 數製、運算與編碼 本章是數字電路的基礎，詳細講解瞭不同數製之間的轉換。 二進製數製：這是數字電路中最核心的數製，講解瞭二進製數的錶示方法。 十進製數製：介紹瞭我們日常使用的十進製數。 十六進製數製：因其與二進製的便捷轉換關係，在計算機科學中應用廣泛，本章會詳細介紹其錶示法。 數製轉換：重點講解瞭二進製、十進製、十六進製等數製之間的相互轉換方法，包括整數和小數的轉換。 二進製運算：詳細介紹瞭二進製的加法、減法、乘法、除法運算。特彆是二進製減法，會引入原碼、反碼、補碼等概念，並講解如何利用補碼進行減法運算，這是計算機硬件實現運算的基礎。 BCD碼（二進製編碼的十進製碼）：用於錶示十進製數，常用於數字顯示和一些輸入輸齣接口。 ASCII碼（美國信息交換標準代碼）：用於錶示字符，是計算機係統中普遍使用的編碼標準。 其他編碼：根據需要，還可能涉及格雷碼（Gray Code）等其他常用編碼。 第三章 邏輯代數基礎 本章引入瞭布爾代數，它是數字邏輯設計的數學工具。 基本邏輯運算：詳細講解瞭“與”(AND)、“或”(OR)、“非”(NOT)這三種最基本的邏輯運算，並通過真值錶和邏輯符號進行錶示。 基本邏輯門電路：介紹瞭實現這些基本邏輯運算的與門、或門、非門電路。 復閤邏輯門電路：在此基礎上，介紹瞭與非門(NAND)、或非門(NOR)、異或門(XOR)、同或門(XNOR)等復閤邏輯門電路，並給齣它們的邏輯符號和真值錶。 邏輯代數基本定理與規則：講解瞭邏輯代數中的各種定理，如交換律、結閤律、分配律、摩根定律、吸收律、重疊律、互補律、零律、同一律等。這些定理是簡化邏輯函數、化簡電路設計的重要依據。 邏輯函數錶示：介紹瞭邏輯函數的不同錶示形式，如邏輯框圖、邏輯錶達式、真值錶，以及最小項、最大項的概念。 邏輯函數的化簡：重點介紹瞭卡諾圖(Karnaugh Map)化簡法，這是一種直觀有效的邏輯函數化簡方法，能夠幫助設計齣最簡化的邏輯電路。還會介紹奎因-麥剋拉斯基(Quine-McCluskey)方法作為一種係統性的化簡算法。 邏輯函數的最小項展開式和最大項展開式：講解如何將邏輯函數錶示成標準積之和（SOP）和標準和之積（POS）形式，並介紹如何從中推導齣最簡邏輯函數。 第二部分：組閤邏輯電路 第四章 組閤邏輯電路 本章專注於組閤邏輯電路的設計與分析。組閤邏輯電路的特點是其輸齣僅取決於當前時刻的輸入，與電路的曆史狀態無關。 組閤邏輯電路的分析：講解如何根據給定的邏輯框圖或邏輯錶達式，分析齣其功能，寫齣邏輯錶達式，並畫齣其電路圖。 組閤邏輯電路的設計：詳細介紹瞭組閤邏輯電路的設計流程，包括： 邏輯功能需求分析：明確輸入輸齣的邏輯關係。 列齣真值錶：根據需求列齣真值錶。 寫齣邏輯錶達式：從真值錶推導齣邏輯錶達式（通常是最小項之和或最大項之積）。 化簡邏輯錶達式：利用卡諾圖或其他方法化簡邏輯錶達式。 畫齣邏輯電路圖：根據化簡後的邏輯錶達式，使用基本的邏輯門電路（與門、或門、非門）或通用邏輯門電路（與非門、或非門）搭建電路。 常用組閤邏輯電路： 編碼器 (Encoder)：實現將多種輸入信號轉換為二進製代碼的邏輯電路，如十進製轉二進製編碼器。 譯碼器 (Decoder)：實現將二進製代碼轉換為特定輸齣信號的邏輯電路，如3-8譯碼器。 數據選擇器 (Multiplexer, MUX)：也稱為多路選擇器，根據選擇輸入信號，將其中一個輸入信號選擇性地送到輸齣端。 數據分配器 (Demultiplexer, DEMUX)：也稱為多路分配器，將一個輸入信號根據選擇輸入信號，分配到多個輸齣端中的一個。 加法器 (Adder)：實現二進製加法運算的電路，包括半加器、全加器。 減法器 (Subtractor)：實現二進製減法運算的電路。 比較器 (Comparator)：用於比較兩個二進製數的大小（大於、小於、等於）。 加法/減法器：能夠實現加法和減法運算的集成電路。 第五章 存儲單元電路 本章介紹時序邏輯電路的基礎——存儲單元電路，這類電路的輸齣不僅取決於當前輸入，還取決於電路自身的狀態（曆史信息）。 觸發器 (Flip-Flop, FF)： 基本觸發器：介紹SR鎖存器（電平觸發和邊沿觸發），分析其工作原理和狀態轉換。 主從型觸發器：介紹JK觸發器，T觸發器，並詳細闡述其工作特性，包括激勵條件、狀態轉換等。 D觸發器 (D Flip-Flop)：其輸齣直接等於輸入數據，是最常用的觸發器類型，用於數據存儲。 時鍾信號 (Clock)：詳細介紹時鍾信號的作用，以及同步時序邏輯電路和異步時序邏輯電路的區彆。 觸發器的觸發方式：講解電平觸發（高電平有效、低電平有效）和邊沿觸發（上升沿觸發、下降沿觸發）。 觸發器的功能錶和狀態圖：用於描述觸發器的邏輯功能和狀態變化。 第三部分：時序邏輯電路 第六章 時序邏輯電路 本章是核心部分，詳細講解時序邏輯電路的設計與分析。 時序邏輯電路的組成：由組閤邏輯電路和存儲電路（觸發器）組成。 時序邏輯電路的分析： 狀態圖和狀態錶：介紹如何從電路結構圖繪製齣狀態圖和狀態錶，描述電路的動態行為。 時序邏輯電路的工作原理：分析時鍾信號對電路工作的影響，以及觸發器狀態的改變如何影響整個電路的輸齣。 時序邏輯電路的設計： 設計步驟：詳細列齣從功能需求到最終電路圖的設計流程，包括： 確定狀態編碼：為電路的各個狀態分配唯一的二進製碼。 繪製狀態圖和狀態錶：描述電路的功能。 選擇閤適的觸發器：根據狀態轉移的需求選擇閤適的觸發器類型（D觸發器、JK觸發器等）。 寫齣觸發器激勵方程和輸齣方程：根據狀態錶和觸發器功能推導齣實現狀態轉移所需的邏輯。 畫齣電路圖：將組閤邏輯電路和觸發器組閤起來。 兩種基本類型的時序邏輯電路： 米利型時序邏輯電路 (Mealy Machine)：輸齣不僅取決於當前狀態，還取決於當前的輸入。 摩爾型時序邏輯電路 (Moore Machine)：輸齣僅取決於當前狀態，與當前輸入無關。 實際應用的時序邏輯電路： 寄存器 (Register)：用於存儲一組二進製信息，常用於數據暫存。 移位寄存器 (Shift Register)：能夠將存儲的數據嚮左或嚮右移動的寄存器，是實現串行/並行數據轉換的關鍵。 計數器 (Counter)：用於對時鍾脈衝的個數進行計數，並能顯示計數值。 同步計數器：所有觸發器都由同一個時鍾脈衝觸發。 異步計數器（又稱行波計數器）：觸發器之間通過前一級觸發器的輸齣作為時鍾信號。 加法計數器、減法計數器、可逆計數器。 數碼顯示計數器：結閤譯碼器和顯示器件，實現計數值的顯示。 第七章 PLD及其應用 本章介紹可編程邏輯器件 (Programmable Logic Device, PLD)，這是現代數字邏輯設計中非常重要的一類芯片。 PLD的分類： PROM (Programmable Read-Only Memory)：可編程隻讀存儲器，用於存儲邏輯函數。 PLA (Programmable Logic Array)：可編程邏輯陣列，具有可編程的與陣列和或陣列。 PAL (Programmable Array Logic)：可編程陣列邏輯，具有固定或陣列和可編程的與陣列。 CPLD (Complex Programmable Logic Device)：復雜可編程邏輯器件，是PLA和PAL的增強，集成瞭多個邏輯宏單元，提供更大的設計靈活性。 FPGA (Field-Programmable Gate Array)：現場可編程門陣列，是目前應用最廣泛的PLD，擁有海量的可編程邏輯門和可配置的互連資源，能夠實現非常復雜的數字係統。 PLD的設計流程：介紹如何利用硬件描述語言（HDL），如Verilog或VHDL，來描述數字邏輯功能，然後通過EDA（Electronic Design Automation）工具將HDL代碼編譯、綜閤、布局布綫，最終生成能夠在PLD芯片上實現的設計。 PLD的應用：講解PLD在數字係統設計中的優勢，如開發周期短、靈活性高、可靠性強等，並舉例說明其在各種數字電路設計中的應用。 第四部分：存儲器與數字係統 第八章 半導體存儲器 本章深入探討半導體存儲器的工作原理和分類。 存儲器的基本概念：介紹存儲容量、存取時間、讀/寫周期等關鍵參數。 RAM (Random Access Memory)：隨機存取存儲器。 SRAM (Static RAM)：靜態隨機存取存儲器，速度快，但集成度低，價格高。 DRAM (Dynamic RAM)：動態隨機存取存儲器，集成度高，價格相對較低，但需要刷新操作。 ROM (Read-Only Memory)：隻讀存儲器。 Mask ROM：掩膜隻讀存儲器，一次性固化，無法修改。 PROM：可編程隻讀存儲器。 EPROM (Erasable Programmable Read-Only Memory)：可擦除可編程隻讀存儲器，通過紫外綫擦除。 EEPROM (Electrically Erasable Programmable Read-Only Memory)：電可擦除可編程隻讀存儲器，可以通過電信號擦除，例如Flash Memory。 存儲器的組織結構：介紹存儲器如何通過地址綫和數據綫進行讀寫操作，以及存儲單元的二維或三維排列方式。 存儲器的應用：在計算機係統中，存儲器是不可或缺的組成部分，用於存儲程序指令和數據。 第九章 數模轉換與模數轉換 本章介紹數模轉換器 (Digital-to-Analog Converter, DAC) 和 模數轉換器 (Analog-to-Digital Converter, ADC)。 DAC (數模轉換器)：將數字信號轉換為模擬信號。 基本原理：介紹DAC的核心功能是將數字編碼轉換為相應的模擬電壓或電流。 主要類型： 權電阻型DAC：利用不同權重的電阻網絡實現。 倒T型電阻網絡DAC：利用倒T型電阻網絡實現，精度較高。 R-2R梯形網絡DAC：利用R和2R兩個阻值的電阻網絡實現，結構簡單，易於集成。 逐次逼近型DAC：通過一個數字控製器逐次逼近模擬信號。 關鍵參數：分辨率、轉換精度、轉換時間。 ADC (模數轉換器)：將模擬信號轉換為數字信號。 基本原理：介紹ADC的核心功能是將模擬電壓或電流轉換為數字編碼。 主要類型： 雙積分型ADC：積分一段時間後測量被測電壓的積分值，精度較高，速度較慢。 比較器/計數器型ADC：利用比較器和計數器逐步逼近。 逐次逼近型ADC：結閤DAC，逐次調整數字值，直到模擬輸齣接近輸入模擬值，是應用最廣泛的ADC類型。 Σ-Δ型ADC：過采樣和噪聲整形技術，精度很高，適用於音頻信號處理。 關鍵參數：分辨率、采樣率、轉換精度、量化噪聲。 應用：講解DAC和ADC在各種電子係統中的應用，如音頻/視頻處理、數據采集係統、通信設備、儀器儀錶等。 第五部分：微處理器與數字係統設計 第十章 微處理器基礎 本章介紹微處理器 (Microprocessor) 的基本結構和工作原理。 微處理器的組成： 控製器 (Control Unit, CU)：負責解釋和執行指令。 運算器 (Arithmetic Logic Unit, ALU)：負責進行算術和邏輯運算。 寄存器組 (Register File)：用於存儲數據和中間結果。 總綫接口 (Bus Interface)：用於與存儲器和I/O設備進行通信。 指令集架構 (Instruction Set Architecture, ISA)：介紹微處理器能夠執行的指令的集閤。 指令周期：講解微處理器執行一條指令的四個基本階段：取指令、指令譯碼、執行指令、寫迴結果。 尋址方式：介紹微處理器訪問存儲器數據的各種方式，如立即數尋址、寄存器尋址、直接尋址、間接尋址等。 微處理器與微型計算機：區分微處理器（CPU）、微型計算機（帶存儲器和I/O接口的完整係統）以及微控製器（集成瞭CPU、存儲器和I/O接口的單芯片係統）。 第十一章 數字係統設計流程 本章總結和升華前麵介紹的知識，係統性地講解數字係統設計的整體流程。 需求分析與規格定義：明確係統的功能、性能要求、接口規範等。 係統級設計：劃分係統模塊，定義模塊之間的接口和通信協議。 詳細設計： HDL描述：使用Verilog或VHDL等硬件描述語言對各個模塊進行行為級和寄存器傳輸級（RTL）描述。 仿真驗證：通過編寫激勵文件，對HDL代碼進行仿真，驗證設計的正確性。 綜閤 (Synthesis)：將HDL代碼轉換為門級網錶，即具體的邏輯電路結構。 布局布綫 (Place and Route)：根據目標硬件平颱（如FPGA或ASIC），將門級網錶映射到實際的邏輯單元和連接綫上。 時序分析 (Timing Analysis)：檢查設計是否滿足時序要求，是否存在時序違例。 物理驗證 (Physical Verification)：對版圖進行設計規則檢查（DRC）和電學規則檢查（ERC）。 硬件實現與測試：將設計下載到硬件上進行實際功能驗證和性能測試。 EDA工具：介紹常用的EDA（Electronic Design Automation）工具，如Xilinx ISE/Vivado, Altera Quartus, Synopsys, Cadence等。 第十二章 可編程邏輯器件FPGA/CPLD入門 本章進一步深入介紹FPGA和CPLD的應用，作為數字係統設計的主要實現平颱。 FPGA/CPLD的基本結構： 邏輯單元 (Logic Cell/Element)：FPGA/CPLD中最基本的邏輯構建塊，通常包含查找錶（LUT）、觸發器等。 可配置的互連資源：實現邏輯單元之間以及與其他器件之間的連接。 輸入/輸齣塊 (I/O Blocks)：用於與外部接口。 FPGA/CPLD設計流程：結閤前麵章節的HDL設計流程，強調在FPGA/CPLD設計中的具體實現步驟。 簡單的FPGA/CPLD設計實例：通過實際的例子，例如LED閃爍、按鍵控製、簡單狀態機的實現等，讓讀者動手實踐。 調試技巧：介紹在FPGA/CPLD設計中的常用調試方法，如使用片上邏輯分析儀（ILA）。 第十三章 特定功能的集成電路 本章會介紹一些在特定領域中常用的集成電路，它們將前麵介紹的基礎邏輯單元進行瞭高度集成。 微控製器 (Microcontroller Unit, MCU)：集成瞭CPU、存儲器（RAM/ROM）、定時器、I/O接口、中斷控製器等，適用於嵌入式係統。 DSP (Digital Signal Processor)：數字信號處理器，針對信號處理任務進行瞭優化，具有高速的運算能力，如乘纍加（MAC）單元。 ADC/DAC芯片：專用的高精度、高速模數/數模轉換芯片。 接口芯片：例如USB控製器、以太網控製器、UART/SPI/I2C通信接口芯片等。 第十四章 高性能數字係統設計 本章會探討如何設計更高性能、更復雜的數字係統。 流水綫技術 (Pipelining)：將指令執行過程分解為多個階段，並行處理不同指令的各個階段，提高吞吐率。 並行處理 (Parallel Processing)：采用多處理器、多核處理器等技術，同時處理多個任務。 超標量技術 (Superscalar)：在單個處理器中，同時執行多條指令。 異步設計 (Asynchronous Design)：不依賴全局時鍾信號，各模塊之間通過握手信號進行通信，具有低功耗、低電磁乾擾等優點。 低功耗設計 (Low-Power Design)：針對移動設備和嵌入式係統，采用各種技術降低功耗。 第十五章 數字係統應用舉例 本章通過一些實際的數字係統應用案例，鞏固和拓展本書所學知識。 計算機組成原理：簡要介紹CPU、存儲器、I/O設備的相互作用，以及總綫結構。 嵌入式係統：介紹嵌入式係統在工業控製、汽車電子、消費電子等領域的應用，以及其硬件和軟件的結閤。 通信係統：介紹數字通信中涉及的編碼、解碼、調製、解調等關鍵技術。 圖像與視頻處理：介紹數字圖像和視頻的基本概念，以及相關的數字處理算法。 本書特點： 理論與實踐結閤：本書不僅講解瞭數字電路與邏輯設計的理論基礎，還通過大量的實例和設計流程，引導讀者進行實際的電路設計。 循序漸進：從最基本的數製、邏輯運算開始，逐步深入到復雜的時序邏輯電路和係統設計。 內容全麵：覆蓋瞭數字邏輯設計的主要內容，包括組閤邏輯、時序邏輯、存儲器、PLD等。 適應性強：《十一五》規劃教材的定位，決定瞭其內容的先進性和教學方法的普適性，能夠滿足國內高等院校相關專業教學需求。 注重基礎：強調瞭布爾代數、卡諾圖化簡等基本功的訓練，為讀者後續學習更高級的數字邏輯設計技術打下堅實基礎。 總而言之，《數字電路與邏輯設計（第3版普通高等教育“十一五”規劃教材）》是一本結構完整、內容翔實、兼具理論深度與實踐指導意義的優秀教材，能夠幫助學習者係統地掌握數字電路與邏輯設計的知識體係，為從事相關工程技術工作奠定堅實的理論基礎。
