ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统 pdf epub mobi txt 电子书下载 2025

简体网页||繁体网页

☆☆☆☆☆

何宾著

图书标签:

ARM Cortex-M0
嵌入式系统
SoC
处理器
协议
外设
编程
操作系统
单片机
硬件设计

下载链接在页面底部

facebook linkedin mastodon messenger pinterest reddit telegram twitter viber vkontakte whatsapp 复制链接

想要找书就要到新城书站

book.cndgn.com

立刻按 ctrl+D收藏本页

你会得到大惊喜!!

出版社：清华大学出版社

ISBN：9787302457329

版次：1

商品编码：12142420

包装：平装

开本：16开

出版时间：2017-02-01

用纸：胶版纸

页数：479

字数：783000

正文语种：中文

具体描述

编辑推荐

　　1. 知识融合将ARM公司开源的Cortex-M0 IP用于典型嵌入式系统设计，内容涵盖了处理器架构、指令集、汇编语言、协议、接口、C语言、操作系统等方面的知识。　　2. 深入分析在本书中，通过Xilinx 7系列现场可编程门阵列（FPGA）实现Cortex-M0嵌入式系统硬件设计；通过Keil μVision5集成开发环境，实现软件程序设计。此外，通过软件和硬件开发工具提供的仿真、调试和跟踪功能，深度分析了处理器内部架构、处理器与存储器和外设之间的通信机制，以及软件和硬件协同设计方法。　　3. 知识*威在编写本书的过程中，ARM公司课程开发团队提供了大量的教学参考资料，包括设计案例、教学课件以及技术文档等。使得本书能从硬件和软件两个方面准确反映Cortex-M0嵌入式系统的设计和实现方法。　　4. 实例丰富提供了Cortex-M0典型应用的设计案例、设计代码和参考资料，便于读者自学，快速动手实践。

内容简介

　　《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》以ARM公司免费开放的Cortex�睲0 DesignStart处理器 IP核为基础，以Cortex�睲0处理器架构、AMBA规范、外设、汇编语言、C语言、CMSIS、驱动程序开发以及RTX操作系统为主线，详细介绍了通过Xilinx Vivado以及Keil μVision5集成开发环境构建Cortex�睲0全可编程嵌入式系统的硬件和软件设计方法。

　　全书共分18章，主要内容包括：全可编程SoC设计导论、Cortex�睲0 CPU结构、Cortex�睲0指令集、Cortex�睲0低功耗特性、AHB�睱ite总线结构分析、Cortex�睲0汇编语言编程基础、Cortex�睲0 DesignStart架构、Xilinx Artix��7 FPGA结构、Cortex�睲0嵌入式系统设计与实现、7段数码管控制器设计与实现、中断系统设计与实现、定时器设计与实现、UART串口控制器设计与实现、VGA控制器设计与实现、DDR3存储器系统设计与实现、Cortex�睲0 C语言编程基础、CMSIS和驱动程序开发、RTX操作系统原理及应用。

　　本书可作为讲授ARM Cortex�睲0嵌入式系统课程以及Cortex�睲0可编程SoC系统设计课程的教学参考用书，也可作为学习Xilinx Vivado集成开发环境和Verilog HDL语言的参考用书。

作者简介

　　何宾，著名的嵌入式技术和EDA技术专家，长期从事电子设计自动化方面的教学和科研工作，与全球多家知名的半导体厂商和EDA工具厂商大学计划保持紧密合作。目前已经出版嵌入式和EDA方面的著作30余部，内容涵盖电路仿真、电路设计、可编程逻辑器件、数字信号处理、单片机、嵌入式系统、片上可编程系统等。典型的代表作有《Xilinx FPGA设计*威指南》《Xilinx FPGA数字设计——从门级到行为级的双重描述》《Xilinx FPGA数字信号处理*威指南——从HDL、模型到C的描述》《Xilinx All Programmable Zynq-7000 嵌入式系统设计与实现》《模拟与数字系统协同设计*威指南——Cypress集成开发环境》《STC单片机原理及应用》《STC单片机C语言程序设计》《Altium Designer 13.0电路设计、仿真与验证*威指南》《Altium Designer 15.0电路仿真、设计、验证与工艺实现*威指南》。

内页插图

精彩书摘

　　第5章AHB�睱ite总线结构分析

　　ARM公司提供的高级微控制器总线结构（Advanced Microcontroller Bus Architecture，AMBA）规范是实现ARM处理器和外部设备互连的基础。在基于ARM Cortex�睲0的SoC中，通过AMBA规范中的AHB�睱ite协议，实现ARM Cortex�睲0处理器主设备对多个从设备的无障碍访问。

　　根据ARM AMBA规范，本章将详细介绍AMBA规范中的AHB�睱ite协议，内容主要包括总线及分类、ARM AMBA系统总线、AMBA3 AHB�睱ite总线、AHB�睱ite总线结构、AHB�睱ite总线时序，以及硬件实现。

　　通过本章的学习，要求读者掌握AHB�睱ite的结构、接口信号和访问时序关系，这些内容是读者可以顺利学习本章后续内容的基础。

　　5.1总线及分类

　　本节介绍总线的概念及分类。

　　5.1.1总线的概念

　　传统上，总线是一个通信系统，用于在一个计算机的不同部件之间实现数据传输。硬件和软件两个方面定义了构成总线的要素：

　　（1）从硬件上来说，包括物理实现，如电缆或者连线。例如，使用PCI总线电缆连接一个台式计算机内的部件，如图5.1所示。

　　图5.1PCI插槽和连线

　　（2）从软件上来说，包括总线协议，如PCI总线协议。

　　5.1.2总线分类

　　在计算机系统中，通常将总线分为两类。

　　1）外部总线

　　外部总线主要用于连接外部设备，例如，将一台计算机与一台打印机进行连接。

　　2）内部总线

　　（1）内部总线也称为系统总线，用于连接一台计算机的内部部件，例如，将CPU连接到存储器。

　　（2）较少的开销，例如，不需要处理电特性，以及配置检测等。

　　（3）内部总线的工作速度比外部总线要快。

　　（4）在SoC内，将内部总线集成到单个芯片中，因此称它为片上系统总线。

　　思考与练习5��1：说明计算机系统总线的分类，以及它们的作用。

　　5.2ARM AMBA系统总线

　　在SoC设计中，高级微控制器总线结构（Advanced Microcontroller Bus Architecture，AMBA）用于片上总线。自从AMBA出现后，其应用领域早已超出了微控制器设备，现在被广泛地应用于各种范围的ASIC和SOC器件，包括用于便携设备的应用处理器。

　　AMBA协议是一个开放标准的片上互联规范（除AMBA��5以外），用于SoC内功能模块的连接和管理。它便于第一时间开发包含大量控制器和外设的多处理器设计。其发展过程如下：

　　1） 1996年，ARM公司推出了AMBA的第一个版本，包括：

　　（1）高级系统总线（Advanced System Bus，ASB）；

　　（2）高级外设总线（Advanced Peripheral Bus，APB）。

　　2）第2个版本为AMBA2，ARM增加了AMBA高性能总线（AMBA High�瞤erformance Bus， AHB），它是一个单个时钟沿的协议。AMBA2用于ARM公司的ARM7和ARM9处理器。

　　3） 2003年，ARM推出了第三个版本即AMBA3，增加了以下规范：

　　（1）高级可扩展接口（Advanced Extensible Interface，AXI）v1.0/AXI3，它用于实现更高性能的互连。

　　（2）高级跟踪总线（Advanced Trace Bus，ATB）v1.0，它用于CoreSight片上调试和跟踪解决方案。

　　此外，还包含下面的协议：

　　（1）高级高性能总线简化（Advanced High�瞤erformance Bus Lite，AHB�睱ite）v1.0。

　　（2）高级外设总线（Advanced Peripheral Bus，APB）v1.0。

　　其中：

　　（1） AHB�睱ite和APB规范用于ARM的Cortex�睲0、M3和M4。

　　（2） AXI规范，用于ARM的Cortex�睞9、A8、R4和R5的处理器。

　　4） 2009年，Xilinx同ARM密切合作，共同为基于FPGA的高性能系统和设计定义了AXI4规范。并且在其新一代可编程门阵列芯片上采用了高级可扩展接口AXI4协议。主要包括：

　　（1） AXI一致性扩展（AXI Coherency Extensions，ACE）。

　　（2） AXI一致性扩展简化（AXI Coherency Extensions Lite，ACE�睱ite）。

　　（3）高级可扩展接口4（Advanced eXtensible Interface 4，AXI4）。

　　（4）高级可扩展接口4简化（Advanced eXtensible Interface 4 Lite，AXI4�睱ite）。

　　（5）高级可扩展接口4流（Advanced eXtensible Interface 4 Stream，AXI4�睸tream）v1.0。

　　（6）高级跟踪总线（Advanced Trace Bus，ATB）v1.1。

　　（7）高级外设总线（Advanced Peripheral Bus，APB）v2.0。

　　其中的ACE规范用于ARM的Cortex�睞7和A15处理器。

　　5） 2013年，ARM推出了AMBA5。该协议增加了一致集线器接口（Coherent Hub Interface，CHI）规划，用于ARM Cortex�睞50系列处理器，以高性能、一致性处理“集线器”方式协同工作，这样就能在企业级市场中实现高速可靠的数据传输。

　　思考与练习5��2：说明ARM AMBA的含义，以及所实现的目的。

　　思考与练习5��3：说明在ARM Cortex�睲0中所采用的总线规范。

　　思考与练习5��4：在ARM AMBA中，对于APB、AHB和AXI来说，性能最高的是，性能最低的是。

　　5.3AMBA3 AHB�睱ite总线

　　AMBA3中的AHB，被称为高性能总线，主要体现在：

　　（1）可以实现高性能的同步设计；

　　（2）支持多个总线主设备；

　　（3）提供高带宽操作。

　　而AHB�睱ite是AHB的子集，简化了AHB总线的设计，典型地，只有一个主设备。

　　5.3.1AHB�睱ite概述

　　在基于AHB�睱ite总线构成的系统中，通过该总线，处理器实现对所有外设的控制，如图5.2所示。在该系统中，所有外设均提供AHB�睱ite接口，用于和主处理器进行连接。对于AHB�睱ite来说，它包含数据总线、控制总线和额外的控制信号，其中：

　　（1）数据总线用于交换数据信息。

　　（2）地址总线用于选择一个外设，或者一个外设中的某个寄存器。

　　（3）控制信号用于同步和识别交易，如：准备，写/读以及传输模式信号。

　　图5.2由AHB�睱ite构成的处理系统

　　5.3.2AHB�睱ite总线操作

　　图5.3总线操作过程

　　处理器访问一个AHB�睱ite外设的操作过程，如图5.3所示。该过程主要包括：

　　（1）通过地址总线，处理器给出所要访问AHB�睱ite外设的地址信息。

　　（2）通过地址译码器，生成选择一个外设或者寄存器的选择信号。同时，处理器提供用于控制所选AHB�睱ite外设的控制信号，如读/写，传输数据的数量等。

　　（3）如果处理器给出的是读取AHB�睱ite外设的控制信号，则等待外设准备好后，读取该外设的数据。

　　除了上面介绍的基本操作过程外，AHB�睱ite总线可以实现更多复杂的功能，如传输个数和猝发模式等。

　　思考与练习5��5：说明在AHB�睱ite中所包含的总线类型，以及这些总线各自的作用。

　　思考与练习5��6：根据图5.3，详细说明Cortex�睲0处理器和AHB�睱ite外设的信息交互过程。

　　5.4AHB�睱ite总线结构

　　基于AHB�睱ite总线所构成的计算机系统架构，如图5.4所示。在该系统中，包括以下功能部件：

　　图5.4构成AHB�睱ite系统的单元

　　（1）主设备。在本书中，主设备是指Cortex�睲0处理器。此外，在包含直接存储器访问（Direct Memory Access，DMA）控制器的系统中，主设备还包括DMA控制器。

　　（2）地址译码器。主要用于选择Cortex�睲0所要访问的从设备。

　　（3）从设备多路复用器。主要用于从多个从设备中选择所要读取的数据和响应信号。

　　（4）多个从设备。它们都包含AHB�睱ite接口，主设备可以通过该接口访问它们。

　　此外，系统还应该包含时钟和复位模块单元。时钟模块用于为整个SoC系统提供时钟源；复位模块用于为整个SoC系统提供复位信号。通过时钟和复位信号，使得SoC系统内的各个功能部件有序工作。

　　5.4.1全局信号

　　在AHB�睱ite协议中，提供了两个全局信号，如表5.1所示。在该设计中，HCLK的频率与Cortex�睲0处理器的频率相同。在Cortex�睲0系统中，所有的功能部件都包含该全局信号。在基于ARM Cortex�睲0处理器的SoC系统中，时钟模块和复位模块用于提供全局信号。

　　表5.1AHB�睱ite协议中的全局信号

　　信号名字和方向描述

　　HCLK时钟，源指向所有的部件总线时钟用来驱动所有的总线传输。所有信号的时序均以HCK时钟的上升沿为基准

　　HRESETn复位，由控制器指向所有的部件总线复位信号低有效，用于复位系统和总线

　　5.4.2AHB�睱ite主设备接口

　　AHB�睱ite主设备提供地址和控制信息，用于初始化读和写操作。然后，主设备接收来自从设备的响应信息，包括数据、准备信号和响应信号，如图5.5所示。在该设计中，主设备只有Cortex�睲0处理器，它用于提供访问从设备的AHB�睱ite接口信号。

　　图5.5构成AHB�睱ite主设备接口信号

　　为了方便对本书后续内容的学习，下面给出AHB�睱ite主设备接口信号的详细信息，如表5.2所示。

　　表5.2AHB�睱ite主设备接口信号

　　信号方向描述

　　HADDR ［31∶0］由主设备指向从设备以及译码器32位系统地址总线

　　HWDATA ［31∶0］由主设备指向从设备写数据总线，用于在写操作周期内将数据从主设备发送到从设备

　　HWRITE由主设备指向从设备用于指示传输的方向。当该信号为高时，表示写传输；当该信号为低时，表示读传输

　　HSIZE ［2∶0］由主设备指向从设备表示传输的宽度，如字节、半字和字

　　HBURST ［2∶0］由主设备指向从设备猝发类型，表示传输是单个传输还是猝发的一部分

　　HPROT ［3∶0］由主设备指向从设备保护控制信号提供了关于总线访问的额外的信息。它被模块使用，用于实现某个级别的保护

　　HTRANS ［1∶0］由主设备指向从设备表示当前传输的类型，可以是IDLE、BUSY、NONSEQUENTIAL或SEQUENTIAL

　　HMASTLOCK由主设备指向从设备当该信号为高时，表示当前传输是某个锁定序列的一部分

　　本书所使用的Cortex�睲0处理器IP核，通过组合表5.2中的信号可以得到四种基本的传输类型，如表5.3所示。

　　表5.3处理器AHB�睱ite交易类型

　　交易访问描述

　　HSTRANS［1∶0］=2'b00空闲处理器不希望执行任何交易

　　HSTRANS［1∶0］=2'b10

　　HPROT［0］=1'b0

　　HSIZE［1∶0］=2'b10

　　HWRITE=1'b0取指处理器希望执行取指操作。处理器一次从存储器中取出32位的指令，如果有其他要求，则处理器内部缓冲和管理两个16位指令的提取

　　HSTRANS［1∶0］=2'b10

　　HPROT［0］=1'b1

　　HSIZE［1∶0］=2'b00字节处理器希望执行一个由LDRB、LDRBS、STRB指令所产生的8位数据访问操作。加载指令将驱动HWRITE信号为低；保存指令将驱动HWRITE信号为高

　　续表

　　交易访问描述

　　HSTRANS［1∶0］=2'b10

　　HPROT［0］=1'b1

　　HSIZE［1∶0］=2'b01半字处理器希望执行一个由LDRH、LDRHS、STRH指令所产生的16位数据访问操作。加载指令将驱动HWRITE信号为低；保存指令将驱动HWRITE信号为高

　　HSTRANS［1∶0］=2'b10

　　HPROT［0］=1'b1

　　HSIZE［1∶0］=2'b10字

　　处理器希望执行一个由LDR、LDM、POP、STR、STM、PUSH指令，或者异常入口的一部分，或者返回所产生的32位数据访问操作。加载指令将驱动HWRITE信号为低；保存指令将驱动HWRITE信号为高

　　本书所使用的Cortex�睲0处理器，总是工作在小端模式，所有的交易总是自然对齐。HRDATA和HWDATA活动字节的通道，以及它们在Cortex�睲0处理器里对应的源/目的寄存器，如表5.4所示。

　　表5.4处理器AHB�睱ite读/写数据字节通道

　　地址阶段数据阶段

　　HSIZE［1∶0］HADDR［1∶0］HxDATA

　　［31∶24］HxDATA

　　［23∶16］HxDATA

　　［15∶8］HxDATA

　　［7∶0］

　　0000———Rd［7∶0］

　　0001——Rd［7∶0］—

　　0010—Rd［7∶0］——

　　0011Rd［7∶0］———

　　0100——Rd［15∶8］Rd［7∶0］

　　0110Rd［15∶8］Rd［7∶0］——

　　1000Rd［31∶24］Rd［23∶16］Rd［15∶8］Rd［7∶0］

　　用于Cortex�睲0处理器的存储器属性由ARMv6�睲架构决定，其地址空间的使用规则是固定的。从HADDR映射出来的HPROT［3∶2］位含义如表5.5所示。

　　表5.5处理器存储器映射属性

　　HADDR［31∶0］类型HPROT［3∶2］推荐的用法

　　32′hF0000000~

　　32′hFFFFFFFFF设备01无

　　32′hE0000000~

　　32′hEFFFFFFFF保留—映射到处理器内部的外设，如NVIC

　　32′hA0000000~

　　32′hDFFFFFFFF设备01外设

　　32′h80000000~

　　32'′h9FFFFFFFF正常（写通过）10片外RAM

　　32′h60000000~

　　32′h7FFFFFFFF正常（写回和写分配）11片外RAM

　　续表

　　HADDR［31∶0］类型HPROT［3∶2］推荐的用法

　　32′h40000000~

　　32′h5FFFFFFFF设备01外设

　　32′h20000000~

　　32′h3FFFFFFFF正常（写回和写分配）11片上RAM

　　32′h00000000~

　　32′h1FFFFFFFF正常（写通过）10程序代码

　　5.4.3AHB�睱ite从设备接口

　　为了响应系统主设备所建立的传输，从设备也需要提供对应的AHB�睱ite接口，如图5.6所示。通过本身所提供的AHB�睱ite接口，从设备与主设备实现数据传输。

　　在从设备接口上，有一个HSELx信号，由地址译码器的输出信号HSELx给出，用于在一个时刻选择所要访问的一个从设备。

　　图5.6构成AHB�睱ite从设备接口信号

　　为了方便本书后续内容的学习，下面给出AHB�睱ite从设备接口信号的详细信息，如表5.6所示。

　　表5.6AHB�睱ite从设备接口信号

　　信号方向描述

　　HRDATA ［31∶0］由从设备指向多路选择器在读传输时，读数据总线将所选中从设备的数据发送到从设备多路选择器，然后由从设备多路选择器将数据传给主设备

　　HREADYOUT由从设备指向多路选择器当该信号为高时，完成总线上的传输过程；该信号驱动为低时，扩展一个传输

　　HRESP由从设备指向多路选择器传输响应，当通过多路复用器时，为主设备提供额外的传输状态信息。当该信号为低时，表示传输状态为OKAY；当该位为高时，表示传输状态是ERROR

　　5.4.4地址译码器和多路复用器

　　基于AHB�睱ite所构建的Cortex�睲0 SoC系统还提供了地址译码器和多路复用器。从结构上来说：

　　（1）地址译码器为一对多设备，由一个主设备指向多个从设备；

　　（2）多路复用器为多对一设备，由多个从设备指向一个主设备。

　　注：在本书中，主设备只有ARM Cortex�睲0处理器。

　　1. 地址译码器的功能

　　在系统中，地址译码器的输入为地址信号，输出为选择信号，如图5.7所示，它实现的功能主要包括：

　　（1）根据主设备在地址总线上所提供的访问地址空间信息，生成选择一个从设备的选择信号。

　　（2）同时，选择信号也连接到从设备多路选择器，用于从多个从设备中选择所对应的从设备返回信息。

　　图5.7地址译码器和从设备多路复用器

　　2. 多路复用器的功能

　　在系统中，来自不同从设备的响应信号，包括： HRDATA、HREADY和HRESP连接到多路复用器的输入，如图5.7所示。根据地址译码器所生成的选择信号，多路复用器将选择的从设备响应信号送给主设备。

　　3. 接口信号

　　译码器和多路选择器信号的详细信息，如表5.7所示。

　　表5.7译码器和多路选择器信号

　　信号方向描述

　　HRDATA ［31∶0］由多路复用器指向主设备来自多路复用器到主设备的读数据

　　HREADY由多路复用器指向主设备和从设备来自多路复用器到主设备的准备信号。当该位为高时，该信号表示到主设备和先前完成传输的所有从设备

　　续表

　　信号方向描述

　　HRESP由多路复用器指向主设备来自多路复用器到主设备的传输响应信号

　　HSELx由译码器指向从设备每个AHB�睱ite从设备有自己的从设备选择信号HSELx，该信号表示当前传输所对应的从设备。当一开始就选中该从设备时，它也必须监视HREADY的状态，以确保在响应当前传输前，已经完成前面的总线传输

　　思考与练习5��7：说明在基于AHB�睱ite所构建的SoC系统中所包含的主要功能部件。

　　思考与练习5��8：说明在基于AHB�睱ite所构建的SoC系统中地址译码器的功能。

　　思考与练习5��9：说明在基于AHB�睱ite所构建的SoC系统中多路复用器的功能。

　　思考与练习5��10：根据图5.7，分析基于AHB�睱ite的架构。

　　5.5AHB�睱ite总线时序

　　一个AHB�睱ite传输包括两个阶段：

　　1）地址阶段

　　只持续一个HCLK周期，除非被前面的总线传输进行了扩展。

　　2）数据阶段

　　可能要求几个HCLK周期。使用HREADY信号来控制完成传输所需要的周期数。

　　在AHB�睱ite中，引入了流水线传输的机制，包括：

　　（1）当前操作的数据访问可以与下一个操作的地址访问重叠。

　　（2）使能高性能的操作，同时仍然为从设备提供充分的时间，为传输提供响应信息。

　　注：在后续的介绍中，只实现基本的总线操作，即

　　（1） HBURST［2∶0］=3'b000，表示没有猝发交易；

　　（2） HMASTLOCK=1'b0，表示不产生带锁定的交易；

　　（3） HTRANS［1∶0］=2'b00或者2'b10，表示发起的交易为非顺序的传输。

　　5.5.1无等待基本读传输

　　无等待的基本读传输时序，如图5.8所示，包括：

　　……

前言/序言

　　前言

　　在当今社会中，嵌入式系统的应用越来越广泛，例如以智能手机为代表的嵌入式系统应用已经融入人们的日常生活中。英国ARM公司作为全球知名的嵌入式处理器IP核供应商，其所提供的Cortex�睲、Cortex�睷和Cortex�睞三大系列处理器IP核以及基于这些IP核所构建的生态系统，已经成为当今嵌入式系统设计和应用的基础。

　　由于保护知识产权的需要，一直以来ARM公司对其处理器设计技术进行严格保密，这使得掌握Cortex处理器架构并熟练高效应用Cortex处理器变得异常困难。此外，ARM Cortex处理器架构和指令集也比较复杂。这些因素都使得一个嵌入式系统设计人员很难从处理器架构、接口、外设、编程语言和操作系统等方面全面彻底掌握嵌入式系统设计知识。

　　近年来，国内很多高校都相继开设了嵌入式系统相关的课程。但是，由于前面所提到的诸多因素，在市面上已经出版的ARM嵌入式系统教材并没有全面系统地从处理器架构、AMBA规范、接口、外设、编程语言和操作系统等方面全方位系统地对设计嵌入式系统所需要的知识进行解读，这给ARM嵌入式系统技术在国内教育界的普及推广造成很大困难。目前，国内嵌入式系统课程的教学大都局限在APP开发，API函数调用的层面，与工业界对培养高素质嵌入式人才的要求有相当大的差距。

　　去年，ARM公司做了一件让中国教育界非常高兴的事情，它提供了免费开放的Cortex�睲0 DesignStart内核等效RTL级设计代码，可用于中国高校的嵌入式系统课程教学。通过ARM大学计划经理陈玮先生的帮助，本书作者得到了这个免费开放的Cortex�睲0 DesignStart内核RTL级等效设计代码。通过这个免费开放的Cortex�睲0 DesignStart IP核以及Xilinx的Vivado 2016.1集成开发环境，作者在Xilinx最新的7系列FPGA内构建了Cortex�睲0嵌入式系统硬件，同时，通过Keil μVision5集成开发环境为该嵌入式系统硬件开发了软件应用程序。

　　与传统采用专用Cortex�睲处理器介绍嵌入式系统设计的教学模式相比，采用在FPGA内构建Cortex�睲0嵌入式系统的方法可以为嵌入式系统课程的教学带来以下好处：

　　（1）当采用开放的Cortex�睲0内核构建嵌入式系统时，教师和学生可以清楚地理解Cortex�睲0的运行机制，包括处理器架构、指令集、存储器空间映射和中断机制。

　　（2）通过对AHB�睱ite规范的详细介绍和说明，教师和学生可以清楚地知道在一个芯片内将Cortex�睲0嵌入式处理器与外设模块和存储器系统连接的方法。

　　（3）通过使用Verilog HDL对实现特定功能外设的寄存器传输级RTL描述，教师和学生可以清楚地理解软件寄存器与硬件逻辑行为之间的关系，也就是将软件命令转换成硬件逻辑行为的方法。

　　（4）通过为所定制的Cortex�睲0嵌入式系统硬件编写软件应用，教师和学生可以彻底理解和掌握软件和硬件协同设计、协同仿真和协同调试的方法。

　　（5）基于开放的Cortex�睲0 DesignStart IP核，教师和学生可以从硬件底层逐步完成嵌入式系统的构建，以深入理解和全面掌握嵌入式系统的设计流程。

　　正是由于这种方法在未来嵌入式系统课程教学中有着无可比拟的巨大优势，使得作者可以从处理器架构、指令集、AHB�睱ite规范、汇编语言、C语言、外设、CMSIS和驱动，以及操作系统等几个方面，全方位地对嵌入式系统的构建方法进行介绍，以期解决目前国内高校嵌入式系统课程教学所面临的困境，并且为学习更高层次的嵌入式系统设计和应用抛砖引玉。

　　本书的最大特色就是将嵌入式系统的设计理论和实践深度融合，通过典型且完整的设计案例多角度全方位地解读嵌入式系统的设计方法。为了方便老师的教学和学生的自学，本书提供了教学课件和设计实例的完整代码，以及公开的视频教学资源，这些资源的获取方式详见书中的学习说明。

　　本书的编写得到了ARM大学计划经理陈玮先生的大力支持和帮助，他为本书申请了免费开放的Cortex�睲0 DesignStart IP核设计资源以及教学资源。此外，Xilinx公司的FAE对作者设计案例时遇到的问题进行了耐心细致的回答。作者的研究生李宝隆编写了本书第1章的内容，张艳辉编写了本书第2章的内容，作者的本科生汤宗美编写并整理了本书的配套教学课件，王中正对本书的部分设计案例进行了验证。此外，在本书编写期间，平凉职业技术学院的惠小军和唐海天老师进行了相关内容的学习，并帮助作者编写了第17章和第18章的内容。他们的支持和帮助是作者高质量按时完成该书的重要保证，在此一并向他们表示感谢。

　　在本书出版的过程中，也得到了清华大学出版社各位编辑的帮助和指导，在此也表示深深的谢意。由于编者水平有限，编写时间仓促，书中难免有疏漏之处，敬请读者批评指正。

　　作者

　　2017年1月于北京

《深度解析：嵌入式系统设计与开发实战》前言：在当今技术飞速发展的时代，嵌入式系统已渗透到我们生活的方方面面，从智能手机、可穿戴设备到汽车电子、工业自动化，无处不在。而嵌入式系统的核心，无疑是其微处理器或微控制器。本书并非专注于某一种特定的处理器架构，而是旨在为读者构建一个全面、系统的嵌入式系统设计与开发知识体系，从硬件选型、软件开发到系统集成，全面覆盖实际应用中的关键技术和挑战。我们希望通过本书，帮助读者掌握构建和优化嵌入式系统的核心能力，理解不同技术之间的协同作用，并能独立完成复杂的嵌入式项目。第一章：嵌入式系统概览与核心概念本章将带领读者进入嵌入式系统设计的广阔天地。我们将首先界定嵌入式系统的概念，区分其与通用计算系统的不同之处，并探讨嵌入式系统在不同领域的典型应用场景，例如消费电子、汽车电子、医疗设备、工业控制等，通过丰富的案例分析，让读者对嵌入式系统的实际价值和技术前沿有初步的认识。接着，我们将深入探讨嵌入式系统的关键组成部分。这包括核心处理器（Microprocessor/Microcontroller）的选择原则与考量因素，例如性能、功耗、成本、指令集架构（ISA）的特点，以及它们对系统整体设计的影响。我们还会讨论嵌入式系统中的存储器层次结构，包括RAM、ROM、Flash等不同类型存储器的作用、特点及在系统中的配置。此外，实时时钟（RTC）、中断控制器、定时器/计数器等基础外设的功能和重要性也将得到阐述，它们是嵌入式系统实现精确控制和响应外部事件的基础。本章还将引入嵌入式系统开发中的一些核心概念，例如实时性（Real-time）、可靠性（Reliability）、功耗管理（Power Management）、安全性（Security）以及可扩展性（Scalability）等。我们将解释这些概念在嵌入式系统设计中的意义，以及在实际项目中需要采取的设计策略来满足这些需求。例如，对于实时性，我们会讨论硬实时和软实时系统的区别，以及如何通过中断处理、任务调度等机制来保证系统的实时响应。功耗管理方面，我们将介绍低功耗模式、时钟门控等技术。通过本章的学习，读者将对嵌入式系统有一个宏观的认识，理解其基本构成和设计理念，为后续深入学习奠定坚实的基础。第二章：嵌入式硬件设计基础本章将聚焦于嵌入式系统的硬件设计。我们将从电路基础知识出发，回顾数字电路和模拟电路的基本原理，以及它们在嵌入式硬件设计中的应用。重点介绍常用电子元器件的选型、特性和应用，例如电阻、电容、二极管、三极管、MOSFET等，以及它们在电源管理、信号调理等方面的作用。电源管理是嵌入式系统设计的重中之重，本章将详细介绍各种电源架构，包括线性稳压器（LDO）和开关稳压器（Switching Regulators）的原理、优缺点及选择依据。我们将探讨如何设计高效稳定的电源供应电路，以及如何实现低功耗运行，例如使用低静态电流的LDO、采用功率控制策略等。信号完整性（Signal Integrity）和电源完整性（Power Integrity）是保证嵌入式系统稳定运行的关键。本章将介绍这些概念的重要性，以及在PCB（Printed Circuit Board）设计中需要注意的事项，例如走线长度、阻抗匹配、去耦电容的放置等，以避免信号反射、串扰和电源噪声。接口电路设计是连接不同模块的关键。我们将详细讲解各种常用通信接口的硬件实现，包括UART（Universal Asynchronous Receiver/Transmitter）、SPI（Serial Peripheral Interface）、I2C（Inter-Integrated Circuit）等串行通信接口，以及USB（Universal Serial Bus）、Ethernet等更复杂的接口。我们会分析不同接口的电气特性、时序要求以及硬件电路的设计要点。此外，本章还将触及嵌入式系统中的传感器接口设计。我们将介绍如何将模拟传感器和数字传感器的信号接入微控制器，包括ADC（Analog-to-Digital Converter）的采样原理、分辨率、采样率的选择，以及常用的数字传感器接口协议（如I2C、SPI）的硬件实现。第三章：嵌入式软件开发流程与工具链本章将带领读者深入到嵌入式软件的开发世界。我们将详细介绍一个典型的嵌入式软件开发流程，从需求分析、系统设计、编码实现、编译链接，到调试测试和部署，力求使读者理解整个软件生命周期。我们将重点介绍嵌入式开发中常用的集成开发环境（IDE），例如Keil MDK、IAR Embedded Workbench、GCC for ARM等，并详细讲解这些IDE的安装、配置及基本使用方法。我们将演示如何创建项目、添加源文件、配置编译选项、进行代码编写和管理。编译与链接是嵌入式软件开发的核心环节。本章将深入解析编译器的作用，包括词法分析、语法分析、语义分析、代码生成等过程。同时，我们将详细讲解链接器的功能，包括符号解析、地址分配、段合并等，并介绍链接脚本（Linker Script）的编写和作用，它决定了程序在内存中的分布。调试是嵌入式开发中不可或缺的环节。我们将介绍各种调试技术，包括在线仿真（In-Circuit Debugging）和离线调试。我们将详细讲解JTAG/SWD接口的工作原理，以及如何使用仿真器（Debugger）来设置断点、单步执行、观察变量、查看寄存器状态等。此外，我们还将介绍printf重定向、逻辑分析仪等辅助调试工具的使用。版本控制是现代软件开发的基本要求。本章将介绍Git等版本控制系统的使用，包括代码的提交、分支管理、合并冲突解决等，帮助读者养成良好的代码管理习惯，提高团队协作效率。第四章：实时操作系统（RTOS）原理与应用对于许多复杂的嵌入式系统，需要一个强大的操作系统来管理任务、资源和通信。本章将深入探讨实时操作系统（RTOS）的原理和应用。我们将首先解释RTOS与普通操作系统的区别，以及其在嵌入式系统中的关键作用，例如实现多任务并发、任务调度、资源管理、中断处理等。我们将详细介绍RTOS中的核心概念，包括任务（Task）、线程（Thread）、信号量（Semaphore）、互斥锁（Mutex）、消息队列（Message Queue）、事件标志组（Event Flag Group）等。我们将逐一讲解它们的功能、工作机制以及在实际应用中的使用场景。例如，我们将演示如何使用信号量来实现多任务间的同步，如何使用互斥锁来保护共享资源，以及如何使用消息队列来实现任务间的数据传递。任务调度是RTOS的核心功能之一。本章将介绍几种常见的任务调度算法，例如优先级抢占调度（Priority Preemptive Scheduling）、轮转调度（Round Robin Scheduling）等，并分析它们的优缺点及适用场景。我们将讲解RTOS如何根据调度算法来决定哪个任务获得CPU的执行权。中断处理是嵌入式系统与外部世界交互的关键。本章将详细介绍RTOS中的中断管理机制，包括中断向量表、中断服务程序（ISR）的设计以及如何与RTOS的任务进行交互，例如从ISR向任务发送信号或消息。为了让读者更好地理解RTOS的应用，我们将选取一到两个主流的嵌入式RTOS（例如FreeRTOS、RT-Thread等）作为实例，详细介绍它们的API接口、配置方法和实际开发案例。我们将演示如何在一个简单的嵌入式项目中使用RTOS来创建和管理任务，实现LED闪烁、按键扫描、UART通信等功能。第五章：嵌入式通信协议详解嵌入式系统往往需要与其他设备或系统进行通信。本章将详细讲解各种常用的嵌入式通信协议，从低级硬件接口到高级应用层协议。我们将从物理层开始，回顾串行通信（UART）和并行通信的基本原理，以及其在嵌入式系统中的应用。我们将深入讲解SPI和I2C协议的细节，包括总线结构、通信时序、主从设备的工作模式、数据传输方式以及在实际应用中的接口电路设计。接着，我们将探讨更复杂的通信协议。对于USB协议，我们将介绍其不同的版本（USB 1.1, 2.0, 3.0等）及其电气特性，以及在嵌入式设备中作为主机（Host）或设备（Device）的实现方式。我们还将介绍以太网（Ethernet）在嵌入式系统中的应用，包括MAC层和IP层的基本概念，以及相关的硬件接口（如RMII, RGMII）和驱动开发。无线通信是现代嵌入式系统的重要组成部分。本章将介绍Wi-Fi、Bluetooth（包括Classic和BLE）等无线通信技术的基本原理、通信模型、安全机制以及在嵌入式设备中的实现。我们还将讨论物联网（IoT）中常用的通信协议，例如MQTT（Message Queuing Telemetry Transport）和CoAP（Constrained Application Protocol），讲解它们的设计理念、消息格式、传输机制以及在低功耗、资源受限设备上的优势。此外，我们还将触及CAN（Controller Area Network）总线，它在汽车电子和工业自动化领域扮演着重要角色。我们将介绍CAN总线的帧格式、仲裁机制、错误检测和处理，以及在嵌入式系统中的驱动开发。第六章：嵌入式系统调试与优化调试和优化是确保嵌入式系统性能和可靠性的关键环节。本章将深入探讨嵌入式系统的调试技术和性能优化方法。我们将回顾和拓展第四章中介绍的调试工具和技术。重点讲解逻辑分析仪在分析通信协议、检测时序问题中的应用，以及示波器在观察模拟信号、测量电源噪声中的作用。我们还将介绍一些高级调试技巧，例如使用探针（Probe）进行硬件调试、编写调试脚本自动化测试流程等。性能优化是嵌入式系统设计的重要目标，尤其是在资源受限的环境中。本章将从软件和硬件两个层面探讨优化策略。在软件层面，我们将介绍代码优化技术，例如算法优化、数据结构选择、编译器优化选项的使用。我们将讲解如何分析程序运行时的性能瓶颈，例如使用性能分析工具（Profiler）来识别CPU密集型函数或代码段。功耗优化是许多嵌入式系统的关键需求。本章将详细介绍各种低功耗设计技术，包括硬件层面的低功耗元器件选型、电源管理芯片的应用，以及软件层面的低功耗模式（Sleep Mode, Deep Sleep Mode）、时钟门控、动态电压频率调整（DVFS）等。我们将演示如何通过分析功耗曲线来识别功耗异常，并采取相应的优化措施。内存优化也是嵌入式系统设计中的重要考虑因素。我们将介绍如何有效地管理内存，避免内存泄漏，并对程序的代码段、数据段、堆栈进行合理的规划。我们将讨论编译器的内存模型和链接脚本的作用，以及如何通过优化内存访问来提升系统性能。第七章：嵌入式系统项目实战本章将通过一个或多个完整的嵌入式系统项目，将前几章所学的知识融会贯通。我们将选择具有代表性的项目，例如一个智能家居控制节点、一个数据采集与传输模块、或者一个简单的嵌入式GUI应用。在项目实战中，我们将按照实际的工程开发流程进行。首先，我们将进行需求分析和系统设计，包括硬件选型、软件架构设计、通信协议选择等。然后，我们将进行详细的硬件电路设计和PCB布局布线。接着，我们将进行嵌入式软件的开发，包括驱动程序的编写、RTOS的任务实现、通信协议的集成以及用户界面的开发（如果适用）。在项目开发过程中，我们将持续运用调试和优化技术，确保系统的稳定性和性能。例如，在通信模块的开发中，我们将使用逻辑分析仪来验证协议的时序；在功耗敏感的场景中，我们将利用功耗分析工具来优化电源管理策略。通过项目的全流程实践，读者将能够深刻理解嵌入式系统从概念到落地的整个过程，掌握在实际项目中遇到的常见问题及解决方法，从而提升独立完成复杂嵌入式项目的能力。附录：常用嵌入式开发工具清单嵌入式系统常用术语表推荐学习资源结语：本书力求为读者提供一个全面、深入且实用的嵌入式系统设计与开发指南。我们相信，通过系统地学习本书内容，并结合大量的实践练习，读者将能够构建扎实的理论基础，掌握核心技术，并在充满挑战和机遇的嵌入式领域中取得成功。

用户评价

评分☆☆☆☆☆

说实话，在拿到《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》这本书之前，我对Cortex-M0的认识仅限于它是一个低功耗的微控制器。但这本书彻底颠覆了我的看法。作者在处理器原理部分，用非常精妙的语言阐述了Cortex-M0的精简指令集（RISC）设计理念，以及它是如何在有限的资源下实现高效运算的。他对于向量中断控制器（NVIC）和内存保护单元（MPU）的讲解，让我明白了为何Cortex-M0能够胜任各种严苛的嵌入式应用。而SoC的实现，更是让我大开眼界，书中通过对总线接口、电源管理单元以及时钟树的详细介绍，让我看到了一个完整的芯片是如何一步步构建起来的。我对协议部分的讲解尤为赞赏，作者不仅仅是翻译标准，而是通过类比和实例，将复杂的通信协议变得生动易懂，比如讲解CAN总线时，他会形象地描述信息如何在网络中传递，以及如何处理仲裁机制，这比死记硬背枯燥的规范要有效得多。外设部分的实例更是丰富多样，从控制LED的闪烁到读取传感器数据，再到实现PWM输出，每一个小例子都蕴含着深刻的原理，让我能够融会贯通。至于编程和操作系统，作者提供了许多实用的技巧，比如如何进行嵌入式C语言的优化，以及如何选择和配置一个合适的RTOS来管理任务调度和资源分配。这本书的内容全面且深入，逻辑清晰，非常适合想要系统学习Cortex-M0和嵌入式系统开发的读者。

评分☆☆☆☆☆

一直以来，嵌入式开发都是我向往的领域，但总是苦于找不到一本能够系统性地讲解核心知识的书。直到我遇到了《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》，才感觉找到了真正的“圣经”。这本书在处理器原理方面，深入剖析了ARMv6-M架构的精髓，包括其独特的Thumb-2指令集，以及它是如何在保证低功耗的同时，实现高性能的。作者对于指令流水线、寄存器组以及堆栈操作的讲解，都非常到位，让我对CPU的内部运作有了全新的认识。在SoC的实现层面，书中对各种片上外设的集成方式，比如内存映射、总线仲裁以及DMA控制器，都进行了详尽的描述，让我能够理解不同模块是如何协同工作的。我尤其喜欢书中对于通信协议的讲解，作者并没有停留在理论层面，而是深入到各种协议的实现细节，比如SPI的时序图、I2C的总线协议，以及USB的端点类型等，都提供了非常清晰的图示和代码示例，让我能够快速掌握如何在实际项目中应用这些协议。外设部分的讲解更是让我受益匪浅，从GPIO的配置到ADC的采样，再到定时器的模式，都提供了非常实用的指导，让我能够避免很多弯路。最后，关于编程和操作系统的内容，作者不仅介绍了裸机编程的技巧，还阐述了实时操作系统的原理和应用，让我对如何开发复杂的嵌入式系统有了更清晰的认识。这本书的内容结构合理，循序渐进，是一本不可多得的嵌入式开发学习资料。

评分☆☆☆☆☆

作为一个对嵌入式领域充满好奇心的学习者，《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》这本书简直就是我探索这个世界的最佳向导。作者在处理器部分，不仅仅是简单地介绍Cortex-M0的型号，而是深入挖掘了其核心架构的优势，例如其低功耗特性是如何通过精简指令集和高效的内存管理来实现的。他对于中断响应机制的讲解，让我理解了为何Cortex-M0能够快速有效地处理各种外部事件，这对于实时性要求极高的嵌入式应用至关重要。在SoC的实现方面，书中非常细致地介绍了如何将CPU核心与其他功能模块，如各种类型的存储器、时钟生成单元以及电源管理单元，巧妙地集成在一起，形成一个高性能、低功耗的整体。我特别欣赏作者在协议方面的阐述，他用通俗易懂的语言解释了各种通信协议的原理和应用场景，比如如何利用I2C协议实现多设备通信，以及如何通过SPI协议实现高效的数据传输，都提供了大量的实例和代码片段，让我能够快速上手。外设部分更是让我惊喜，书中对各种常用外设的功能、配置方法以及实际应用都进行了深入的剖析，从简单的GPIO控制到复杂的ADC采样，都提供了非常清晰的讲解和操作指南。更不用说，书中还涉及了嵌入式编程的最佳实践以及实时操作系统的核心概念，这为我构建更复杂的嵌入式应用提供了坚实的理论基础和实践指导。这本书的内容翔实，逻辑清晰，绝对是我学习嵌入式系统开发过程中最宝贵的一份财富。

评分☆☆☆☆☆

这本书简直就是为我量身定做的！我之前尝试过一些嵌入式开发，但总是感觉碎片化，缺乏系统性的认知。尤其是对于ARM Cortex-M0这种主流的微控制器，总是听说但又了解不深。这次终于找到了《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》这本宝典。作者在处理器部分，不仅仅是罗列指令，而是循序渐进地解释了Cortex-M0的设计哲学，例如其低功耗特性是如何通过架构实现的，以及分支预测、缓存等机制对性能的影响。在SoC层面，书中详尽地介绍了如何将这些处理单元与其他功能模块集成，从总线架构到时钟管理，每一个细节都讲解得非常透彻，让我能窥见一个完整芯片的设计脉络。协议部分，我非常满意作者对各种通信协议的讲解方式，不只是枯燥的技术标准，而是结合实际应用场景，比如如何选择合适的协议来实现设备间的数据交换，以及在实际项目中如何进行协议的配置和调试。外设部分更是我的强项，书中对各种常用外设的讲解，从寄存器级别的操作到高级API的封装，都提供了清晰易懂的解释和代码示例，让我能够快速上手，并且避免了一些常见的陷阱。而关于编程和操作系统的内容，更是为我打开了新的思路，让我理解了如何在资源受限的环境下进行高效的软件开发，以及如何利用RTOS来管理多任务和提高系统的响应速度。总而言之，这是一本让我受益匪浅的书，它系统地梳理了嵌入式开发的知识体系，让我的学习更加高效和深入。

评分☆☆☆☆☆

我一直对嵌入式系统有着浓厚的兴趣，特别是那些体积小巧但功能强大的处理器。这次入手了《ARM Cortex-M0 全可编程SoC原理及实现：面向处理器、协议、外设、编程和操作系统》这本书，简直是打开了新世界的大门！作者在书中深入浅出地讲解了Cortex-M0处理器架构的核心理念，从指令集到流水线，再到中断处理机制，都进行了详尽的剖析。我尤其喜欢作者对于SoC（System on Chip）设计思想的阐述，如何将CPU、内存、各种外设以及通信接口有机地整合在一起，形成一个完整的系统，这一点对于理解现代嵌入式设备的运作至关重要。书中对于各种常用通信协议的介绍也相当到位，无论是I2C、SPI这种基础的片内通信，还是USB、CAN这种更复杂的片外通信，都提供了清晰的原理图和实现示例，让我能够快速掌握不同场景下的通信方式。而且，书中对于外设接口的讲解也非常实用，从GPIO的配置到ADC/DAC的使用，再到定时器的精妙运用，都提供了大量实战性的指导，让我不再只是理论的纸上谈兵。当然，最让我惊喜的是，书中还涉及到了嵌入式操作系统的移植和应用，这对于开发大型、复杂的嵌入式项目来说是必不可少的技能。通过阅读这本书，我不仅巩固了已有的知识，更学到了许多全新的概念和技术，为我后续的嵌入式开发之路打下了坚实的基础。

评分☆☆☆☆☆

商品满意

评分☆☆☆☆☆

包装精美！配送快！

评分☆☆☆☆☆

很好很不错

评分☆☆☆☆☆

很好很不错

评分☆☆☆☆☆

正版，纸面清晰，物流快

评分☆☆☆☆☆

包装精美！配送快！