電子與嵌入式係統設計譯叢：FPGA快速係統原型設計權威指南 pdf epub mobi txt 電子書 下載 2025

簡體網頁||繁體網頁

☆☆☆☆☆

[美] R.C.Cofer，[美] Benjamin F.Harding 著

圖書標籤:

• FPGA
• 原型設計
• 嵌入式係統
• 數字電路
• Verilog
• VHDL
• 係統設計
• 電子工程
• 快速原型
• 開發工具

齣版社： 機械工業齣版社

ISBN：9787111448518

版次：1

商品編碼：11424946

品牌：機工齣版

包裝：平裝

叢書名： 電子與嵌入式係統設計譯叢

開本：16開

齣版時間：2014-03-01

用紙：膠版紙

頁數：255

正文語種：中文

內容簡介

　　本書是關於FPGA快速係統原型設計的指南，分為17章。第1章概述FPGA的相關概念和嵌入式設計技能；第2章介紹FPGA的基礎知識；第3章講解優化的FPGA開發流程；第4章從係統工程管理的角度來討論FPGA設計流程的優化；第5章討論FPGA器件級的設計決策；第6章討論FPGA闆級設計所需要考慮的各種影響因素；第7章討論FPGA內部的具體設計實現；第8章討論設計仿真；第9章討論設計約束及其優化技巧；第10章討論FPGA下載配置；第11章討論闆級測試的方法；第12章討論功耗和量産問題；第13章討論IP的分類、IP核的選擇、集成和測試等；第14章討論FPGA內嵌處理器IP核的相關內容；第15章討論DSP；第16章論述高級的互聯I/O接口；第17章總結本書涉及的各種設計方法和理念。

目錄

獻詞
譯者序
作者簡介
緻謝
第1章　緒論 / 1
1.1　FPGA快速設計實現的潛力 / 2
1.2　快速發展的技術領域 / 3
1.3　全麵、完備的設計技能 / 4
1.4　具備硬件知識的軟件/固件工程師 / 6
1.5　具備軟件知識的硬件工程師 / 6
1.6　FPGA技術潛在的局限性 / 7
1.7　FPGA技術的優勢 / 8
1.8　小結 / 10
第2章　FPGA基礎 / 11
2.1　概述 / 11
2.1.1　可編程邏輯器件的分類 / 11
2.1.2　SPLD / 14
2.1.3　CPLD / 15
2.1.4　FPGA / 17
2.1.5　FPGA類型 / 20
2.2　基於SRAM的FPGA架構 / 22
2.2.1　FPGA的邏輯塊架構 / 23
2.2.2　FPGA的布綫矩陣與全局信號 / 25
2.2.3　FPGA的I/O塊 / 27
2.2.4　FPGA的時鍾資源 / 28
2.2.5　FPGA的存儲資源 / 30
2.3　高級FPGA特性 / 30
2.4　小結 / 31
第3章　優化開發流程 / 33
3.1　概述 / 33
3.2　FPGA開發流程 / 34
3.2.1　需求定義階段 / 38
3.2.2　架構和設計階段 / 39
3.2.3　實現階段 / 42
3.2.4　驗證階段 / 44
3.3　小結 / 45
第4章　係統工程 / 46
4.1　概述 / 46
4.2　常見的設計挑戰和錯誤 / 47
4.3　明確的FPGA設計過程規範 / 48
4.4　項目開發和管理 / 50
4.4.1　團隊交流 / 51
4.4.2　設計評審 / 52
4.4.3　預算和日程安排 / 54
4.5　培訓 / 56
4.6　技術支持 / 58
4.7　設計配置控製 / 58
4.7.1　在上闆調試過程中對FPGA設計進行配置控製 / 61
4.7.2　設計歸檔 / 62
4.8　小結 / 64
第5章　FPGA器件級的設計決策 / 65
5.1　概述 / 65
5.2　FPGA選型分類 / 65
5.2.1　FPGA廠商 / 66
5.2.2　係列選擇 / 67
5.2.3　器件型號 / 68
5.2.4　封裝 / 70
5.3　設計決策 / 71
5.3.1　數據流嚮 / 71
5.3.2　確知的I/O引腳分配 / 72
5.4　設計選型清單 / 76
5.5　小結 / 78
第6章　FPGA闆級的設計決策 / 80
6.1　概述 / 80
6.2　封裝選型 / 81
6.3　BGA封裝 / 83
6.3.1　BGA信號的引齣 / 83
6.3.2　安裝和返修 / 83
6.3.3　BGA I/O引腳的分配 / 86
6.3.4　信號的可訪問性 / 87
6.4　I/O引腳與信號的分配 / 87
6.5　原理圖符號設計 / 88
6.6　熱設計 / 88
6.7　電路闆的布局布綫 / 89
6.7.1器件的擺放位置和方嚮 / 90
6.7.2測試和配置插座 / 91
6.8　信號完整性設計 / 91
6.9　供電設計 / 92
6.10　小結 / 94
第7章　設計實現 / 96
7.1　概述 / 96
7.2　架構設計 / 97
7.2.1　同步設計 / 97
7.2.2　扁平化設計與層次化設計 / 98
7.2.3　實現層次化設計 / 100
7.3　設計輸入 / 101
7.3.1　HDL語言的雙重性質 / 103
7.3.2　HDL編碼指南 / 103
7.3.3　工具 / 106
7.4　RTL設計 / 106
7.5　綜閤 / 109
7.5.1　邏輯綜閤 / 109
7.5.2　物理綜閤 / 111
7.5.3　實現可綜閤的設計 / 111
7.5.4　設計推譯與例化 / 112
7.6　布局布綫 / 113
7.7　小結 / 114
第8章　設計仿真 / 117
8.1　概述 / 117
8.2　仿真的不同階段 / 117
8.3　仿真文件的類型 / 119
8.4　仿真深度的把握 / 120
8.5　層次化設計與仿真 / 121
8.6　仿真的常見錯誤以及提示 / 122
8.7　小結 / 123
第9章　設計約束與優化 / 125
9.1　概述 / 125
9.2　設計約束管理 / 125
9.2.1　避免設計“過約束” / 126
9.2.2　綜閤約束 / 127
9.2.3　引腳約束 / 128
9.2.4　時序約束 / 131
9.2.5　麵積約束和版圖規劃 / 133
9.2.6　約束實例 / 134
9.2.7　約束檢查清單 / 135
9.3　設計優化 / 136
9.4　小結 / 139
第10章　配置 / 140
10.1　概述 / 140
10.2　配置方式 / 140
10.3　下載綫 / 141
10.4　JTAG標準 / 142
10.5　設計的安全 / 144
10.6　小結 / 145
第11章　闆級測試 / 146
11.1　概述 / 146
11.1.1　FPGA設計驗證方法 / 146
11.1.2　FPGA內部關鍵信號的訪問 / 147
11.1.3　邊界掃描的支持 / 148
11.2　調試檢查清單 / 149
11.3　小結 / 49
第12章　高級議題綜述 / 150
12.1　概述 / 150
12.2　功耗問題 / 151
12.3　量産問題 / 151
12.4　小結 / 152
第13章　IP核 / 153
13.1　概述 / 153
13.2　IP類型 / 154
13.3　IP分類 / 156
13.4　IP分析比較 / 157
13.5　自行設計與購買的權衡 / 158
13.5.1　IP核的來源 / 159
13.5.2　IP核的評估 / 159
13.5.3　IP核供應商的評估 / 160
13.5.4　IP核的授權 / 162
13.6　IP核的集成 / 162
13.7　IP核的測試和調試 / 162
13.8　小結 / 163
第14章　嵌入式處理器內核 / 164
14.1　概述 / 164
14.2　基於FPGA 的嵌入式處理器類型 / 165
14.3　基於FPGA的嵌入式處理器的使用考慮 / 167
14.4　係統設計考慮 / 169
14.4.1　協同設計 / 169
14.4.2　處理器架構 / 170
14.4.3　處理器實現選項 / 173
14.4.4　處理器核和外設選擇 / 175
14.4.5　硬件實現因素 / 176
14.4.6　軟件實現因素 / 177
14.5　基於FPGA的嵌入式處理器概念舉例 / 179
14.6　FPGA嵌入式處理器設計清單 / 185
14.7　小結 / 185
第15章　數字信號處理 / 187
15.1　概述 / 187
15.2　基本DSP係統 / 188
15.3　基本DSP術語 / 189
15.4　DSP架構 / 190
15.5　DSP中的並行執行 / 191
15.6　FPGA中的並行執行 / 192
15.7　何時采用FPGA來實現DSP功能 / 194
15.8　在FPGA上實現DSP設計的考慮因素 / 194
15.8.1　時鍾方案和信號布綫 / 195
15.8.2　流水綫設計 / 195
15.8.3　算法實現選擇 / 196
15.8.4　DSP IP / 196
15.9　FIR濾波器概念示例 / 197
15.10　小結 / 198
第16章　高級互聯 / 200
16.1　概述 / 200
16.2　互聯分類 / 200
16.3　高級 I/O接口的挑戰 / 203
16.4　高級並行I/O接口示例 / 203
16.5　高級串行I/O接口示例 / 206
16.6　小結 / 207
第17章　係統整閤 / 209
17.1　概述 / 209
17.2　需求定義階段 / 210
17.3　架構設計階段 / 212
17.4　設計實現階段 / 215
17.5　設計驗證階段 / 216
17.6　原型交付階段 / 218
17.7　小結 / 218
附錄A　FPGA快速係統原型設計技術參考資料 / 219
附錄B　開發過程各階段設計檢查清單 / 233
附錄C　縮寫和縮略詞 / 244
譯後記 / 254

前言/序言

評分☆☆☆☆☆

物流快，服務態度好，實用的一本書

評分☆☆☆☆☆

幫助不是很大，不適閤初學者，偏嚮於綜述類型。

評分☆☆☆☆☆

送貨挺快的，不錯不錯

評分☆☆☆☆☆

評價是一定要寫的，可是買太多又不能每個都寫，總的來說，一個字，好！

評分☆☆☆☆☆

好書，都是經驗之談，值得學習

評分☆☆☆☆☆

不錯值得一看的書，這個係列還得買全

評分☆☆☆☆☆

經典的專業書籍，值得學習參考。

評分☆☆☆☆☆

好評。。。。。。。。。。

評分☆☆☆☆☆

包裝和印刷都很好，頁數不多，好貴！