内容简介
《集成电路版图设计/全国高等职业教育规划教材》基于Cadence设计系统和Synopsys公司的Astro自动布局布线工具,通过D508这个实际的数模混合电路项目,详细介绍模拟电路的全定制版图设计方法、数字电路的基于标准单元的布局布线流程和采用Calibre工具进行版图验证的方法。在以上介绍过程中突出项目设计的概念,包含了项目设计过程中遇到的技术问题、解决方法和经验总结等;列出了设计过程所用的各种数据以及如何进行这些数据的保存、完成版图设计后如何进行数据处理等;举例说明了实施项目化版图设计教学或产品设计所需要构建的软硬件系统等实用性内容;在附录中增加了D508项目的所有逻辑和版图数据以及进行版图验证所需要的规则命令文件等。本书可作为大学、高职高专院校版图设计的教材,也可作为广大从事集成电路设计工程师的实用参考书。
内页插图
目录
出版说明
前言
第1章 绪论
1.1 集成电路版图设计基础
1.1.1 集成电路版图设计的概念
1.1.2 两种集成电路版图设计的主要方法
1.2 D508项目总体介绍
1.3 D508项目版图设计策略
1.4 实训
1.5 习题
第2章 基于Cadence系统的全定制版图设计基础
2.1 D508项目逻辑图的准备
2.1.1 逻辑图输入工具启动
2.1.2 一个传输门逻辑图及符号的输入流程
2.1.3 D508项目单元逻辑图的准备
2.1.4 D508项目总体逻辑图的准备
2.2 D508项目版图输入准备工作
2.2.1 设计规则准备
2.2.2 工艺文件准备
2.2.3 显示文件准备
2.3 版图设计步骤及操作
2.3.1 建版图库
2.3.2 版图输入界面和设置
2.3.3 建版图单元
2.4 高级版图设计技术
2.4.1 层次化设计
2.4.2 利用PDK进行版图设计
2.5 实训
2.5.1 实训1 版图设计准备
2.5.2 实训2 PDK中各种元器件识别
2.6 习题
第3章 D508项目模拟部分的全定制版图设计
3.1 D508项目模拟模块的版图设计
3.1.1 上电复位模块的版图设计
3.1.2 振荡模块的版图设计
3.1.3 上、下拉电路的版图设计
3.1.4 大驱动器的版图设计
3.2 D508项目模拟部分的整体版图
3.3 D508项目I/O单元的版图设计
3.3.1 芯片的可靠性
3.3.2 D508项目的I/O单元设计
3.4 实训
3.4.1 实训1 模拟模块的版图设计
3.4.2 实训2 输入单元的版图设计
3.5 习题
第4章 基于标准单元的版图设计基础
4.1 标准单元及布局布线基本原理
4.1.1 基于标准单元的设计及标准单元库
4.1.2 两种基本布线原理
4.1.3 为满足布线要求而需遵循的库规则
4.2 D508项目标准单元建立原则
4.2.1 pitch的确定
4.2.2 标准单元高度的确定
4.2.3 标准单元建立的其他原则
4.2.4 D508项目中标准单元建立的步骤和单元举例
4.3 D508项目标准单元的设计
4.3.1 反相器单元设计
4.3.2 与非门单元设计
4.3.3 或非门单元设计
4.3.4 与或非门单元设计
4.3.5 或与非门单元设计
4.3.6 二选一单元设计
4.3.7 锁存器单元设计
4.3.8 触发器单元设计
4.4 实训
4.4.1 实训1 标准单元pitch的确定
4.4.2 实训2 二输入端与非门标准单元的建立
4.5 习题
第5章 D508项目基于标准单元的版图设计
5.1 D508项目版图整体布局的考虑
5.1.1 I/O PAD的布局
5.1.2 模块的布局
5.2 D508项目电源/地线的规划
5.2.1 电源/地线规划的普遍原则
5.2.2 D508项目电源/地线规划图
5.3 D508项目时钟信号线的规划
5.3.1 时钟网络的构架
5.3.2 时钟信号的规划
5.4 为满足布局布线要求所做的逻辑修改和版图设计
5.4.1 延时单元
5.4.2 掩膜选项
5.4.3 其他数字模块中的模拟单元
5.5 D508项目的布局布线
5.5.1 布局布线工具—Astro简介
5.5.2 Astro布局布线的数据准备和流程
5.5.3 采用Astro进行D508项目的布局布线
5.5.4 D508项目布局布线结果
5.6 实训
5.6.1 实训1 电源/地线规划
5.6.2 实训2 Astro布局布线流程
5.7 习题
第6章 基于Calibre系统的版图验证
6.1 基于Calibre 验证的准备工作
6.1.1 Calibre验证流程
6.1.2 Calibre验证所需要的文件准备
6.1.3 Calibre验证图形界面的产生
6.2 Calibre DRC 检查
6.2.1 Calibre DRC的运行步骤
6.2.2 Calibre DRC的实例
6.3 Calibre LVS检查
6.3.1 Calibre LVS的运行步骤
6.3.2 Calibre LVS实例
6.3.3 多个单元同时进行LVS验证的方法
6.4 Calibre验证的相关数据
6.5 实训
6.5.1 实训1 用Calibre进行DRC
6.5.2 实训2 用Calibre进行LVS
6.6 习题
第7章 D508项目设计数据和设计系统使用
7.1 D508项目相关数据结构
7.1.1 逻辑相关数据
7.1.2 版图相关数据
7.2 版图数据的处理
7.3 设计系统使用要点
7.3.1 工作站服务器带PC终端设计系统
7.3.2 PC虚拟机设计系统
7.4 实训
7.4.1 实训1 项目数据结构的认识
7.4.2 实训2 PC虚拟机设计系统的使用
7.5 习题
附录
附录A Cadence系统中逻辑和版图输入快捷键
附录B 书中非标准符号与国标的对照表
参考文献
前言/序言
伴随着我国集成电路产业的高速发展,集成电路设计已经成为现在较为热门的就业岗位之一。为满足市场的需求,全国一部分高职院校开设了微电子技术这个专业,其中大部分院校的该专业都开设了“集成电路版图设计”课程。为了培养集成电路行业中的高素质技能型人才,编者在多年集成电路行业设计经历和各类学生教学实践基础上,合理选择内容,为广大读者奉献一本项目化的集成电路版图设计教材。
全定制设计和基于标准单元的设计是集成电路版图设计中最主要的两种设计方法,其中Cadence设计系统是目前全定制版图设计中的主流工具,适用于进行模拟电路的版图设计;Synopsys公司的Astro是目前行业内基于标准单元设计的非常有影响力的工具,用于进行数字电路的自动化版图设计。本书通过工)508这个既包含数字电路,又包含模拟电路的实际例子,把这两种设计方法、两种设计系统融合在一起进行介绍,以覆盖目前集成电路设计行业中版图设计人员的岗位需求,满足人才培养的要求。
本书第1章介绍了两种版图设计方法的基本概念;第2、3章介绍了全定制版图设计基础知识和采用全定制方法进行工)508项目模拟部分的版图设计;第4、5章介绍了基于标准单元的版图设计基础和采用标准单元方法进行〕3508项目整体的版图设计;第6章介绍了基于Caliblre系统的版图验证;第7章列出了D508项目的设计数据和开发这一产品所采用的设计系统;在本书附录A中包含了D508项目的所有逻辑和版图数据以及进行版图验证所需要的规则命令文件等。
本书中的逻辑电路图采用集成电路专用设计软件绘制,部分电路符号与!司标不符,附录B中给出了书中非标准符号与国标的对照表。
本书介绍的內容比较贴近集成电路设计行业的前沿技术,如采用PDK进行版图设计的高级技术、业界最新的ESD保护电路设计、布局布线前电源/地线和时钟线的规划等;所举的D508例子是目前集成电路产业比较热门的触摸技术产品,所使用的是目前大部分集成电路设计公司正在采用的主流工艺,并且采用了Calibre等行业内最新的设计工具,因此非常适合各类正在学习版图设计的学生使用。通过使用本书,他们在学校就可以完成原本要到企业后才能进行的项目设计培训,并且跟他们在企业所从事的版图设计岗位可以实现无缝对接。另外对正在从事版图设计的工程师来说,本书也是一本非常实用的参考书。
在本书编写过程中江苏信息职业技术学院电子信息工程系孙萍教授给了本书一个准确的定位,电子信息工程系集成电路设计工作室的同学在编写过程中提供了必要的帮助,在此一并表示感谢。
由于编者水平有限,书中不妥之处在所难免,恳请广大读者批评指正。
编者
《现代集成电路工艺与制造技术》 内容概要 本书全面深入地探讨了现代集成电路(IC)的制造工艺流程,旨在为读者提供一套系统、详尽的理论知识与实践指导。内容涵盖了从硅晶圆的制备到最终芯片封装的每一个关键环节,重点关注当前半导体行业最前沿的技术和挑战。本书不仅梳理了传统成熟的工艺技术,更着力于介绍先进的制造技术,如极紫外光刻(EUV)、三维立体集成(3D IC)等,并对未来的发展趋势进行了展望。 详细内容 第一章 绪论 集成电路概述: 介绍集成电路的基本概念、发展历程、重要性以及其在现代社会中的广泛应用(如计算机、通信、消费电子、汽车电子、医疗设备等)。 半导体材料: 重点介绍硅(Si)作为主流半导体材料的特性、优势以及其他潜在材料(如化合物半导体、宽禁带半导体)的研究进展。 微电子制造的关键挑战: 分析当前集成电路制造面临的主要技术瓶颈,包括摩尔定律的挑战、成本控制、良率提升、功耗管理以及新材料和新工艺的引入等。 集成电路产业生态: 介绍半导体产业的产业链构成,包括设计、制造(Foundry)、封装测试(OSAT)、设备、材料等环节,以及各环节之间的协同关系。 第二章 硅晶圆制备 硅提纯与生长: 详细阐述多晶硅的提纯过程(如西门子法)以及单晶硅的生长技术(如直拉法Czochralski法、区熔法),重点介绍如何获得高纯度、低缺陷的单晶硅棒。 晶圆切割与抛光: 介绍晶圆的切割工艺,包括锯片切割、激光切割等,以及后续的研磨、化学机械抛光(CMP)等步骤,以获得平整、光滑、无应力的晶圆表面。 晶圆表面处理: 讨论晶圆表面的清洁、钝化等处理技术,为后续的工艺步骤奠定基础。 第三章 光刻技术 光刻基本原理: 讲解光刻作为集成电路制造中最核心、最关键的技术之一,其基本成像原理、分辨率、套刻精度等关键参数。 光刻光源: 介绍不同波长的光源在光刻中的应用,包括深紫外(DUV)光刻(如KrF、ArF)以及极紫外(EUV)光刻的原理、优势及挑战。 光刻工艺流程: 详细介绍光刻的各个步骤,包括涂胶、曝光、显影、刻蚀后去胶等。 光刻掩模版: 讨论光刻掩模版的制作、材料、精度要求以及掩模版缺陷检测与修复技术。 先进光刻技术: 深入介绍多重曝光(ME)、计算光刻(PC)、以及EUV光刻在实现纳米级线宽制造中的关键作用和技术细节。 第四章 薄膜沉积技术 薄膜沉积概述: 介绍薄膜沉积在集成电路制造中的重要性,包括绝缘膜、导电膜、半导体膜等。 物理气相沉积(PVD): 阐述溅射(Sputtering)和蒸发(Evaporation)等PVD技术,重点介绍其在金属互连线、阻挡层等方面的应用。 化学气相沉积(CVD): 详细介绍各种CVD技术,包括低压化学气相沉积(LPCVD)、等离子增强化学气相沉积(PECVD)、高密度等离子化学气相沉积(HDPCVD)等,以及其在介质层、栅极材料等方面的应用。 原子层沉积(ALD): 介绍ALD技术,强调其优异的原子级精度和高均匀性,在下一代沟槽栅、高k栅介质等关键层沉积中的应用。 外延生长(Epitaxy): 讲解外延生长的原理和工艺,包括气相外延(VPE)和液相外延(LPE),用于制备高质量的半导体薄层。 第五章 刻蚀技术 刻蚀概述: 介绍刻蚀作为图形转移的关键步骤,以及干法刻蚀和湿法刻蚀的原理和区别。 干法刻蚀(Dry Etching): 等离子体刻蚀(Plasma Etching): 详细介绍等离子体的产生、反应机理,以及反应离子刻蚀(RIE)、深反应离子刻蚀(DRIE)等技术。 刻蚀参数控制: 讨论刻蚀速率、选择比、各向异性、侧壁保护等关键工艺参数的控制。 先进刻蚀技术: 介绍面向纳米器件的低损伤、高选择比、高对准精度刻蚀技术。 湿法刻蚀(Wet Etching): 介绍湿法刻蚀的优点(如成本低、设备简单)和缺点(如各向同性),以及其在特定工艺步骤中的应用(如去除光刻胶、清洗)。 第六章 掺杂技术 掺杂基本原理: 讲解掺杂对半导体导电类型和载流子浓度的影响。 离子注入(Ion Implantation): 详细介绍离子注入的原理、离子源、加速器、能量、剂量等参数,以及其在控制掺杂深度和分布方面的优势。 退火工艺(Annealing): 阐述离子注入后退火退火处理的目的,包括激活掺杂剂、修复晶格损伤等,介绍快速热退火(RTA)等技术。 扩散(Diffusion): 介绍高温扩散技术,以及其在传统工艺中的应用,并讨论其与离子注入技术的优劣。 第七章 金属互连技术 互连线概述: 介绍金属互连线在集成电路中的作用,连接各个晶体管和其他器件。 互连材料: 介绍传统材料(如铝、铜)的特性和制备工艺,以及新一代材料(如钴、钨)的研究进展。 铜互连技术(Damascene Process): 详细阐述铜互连的优势(如低电阻率、高迁移率),以及其主要的工艺流程,包括阻挡层/扩散阻挡层的沉积、介质层淀粉( Trench/Via)、铜的电镀(ECD)、化学机械抛光(CMP)去除多余铜等。 多层互连: 介绍多层金属互连结构的设计原则和制造挑战,以及低介电常数(low-k)材料在填充介质中的应用,以降低RC延迟。 3D互连: 介绍垂直互连(TSV, Through-Silicon Via)技术,及其在三维集成电路(3D IC)中的重要作用,实现更高密度和更短的互连距离。 第八章 晶体管制造工艺 MOSFET结构与原理: 深入讲解金属氧化物半导体场效应晶体管(MOSFET)的结构、工作原理、以及其关键参数(如阈值电压、栅极长度、沟道电流等)。 CMOS工艺流程: 详细介绍互补金属氧化物半导体(CMOS)工艺的基本流程,包括源漏区形成、栅极形成、阱区形成等。 先进晶体管结构: 应变硅(Strained Silicon): 介绍通过引入应变来提高载流子迁移率的技术。 高k栅介质/金属栅(High-k/Metal Gate, HKMG): 讲解其如何解决传统SiO2栅介质的漏电流问题。 鳍式场效应晶体管(FinFET): 详细介绍FinFET的结构优势,如何实现更好的栅极控制,克服短沟道效应,并介绍其制造工艺。 纳米片/纳米线场效应晶体管(Nanosheet/Nanowire FET): 介绍面向更先进工艺节点的晶体管结构,如GAA(Gate-All-Around)FETs,实现更好的短沟道效应控制。 第九章 封装与测试 集成电路封装概述: 介绍封装在集成电路中的作用,包括保护芯片、提供电气连接、散热等。 封装类型: 介绍各种主流封装形式,如DIP、SOP、QFP、BGA、WLCSP、FCBGA等,并分析其特点和应用。 先进封装技术: 重点介绍扇出晶圆级封装(Fan-out WLP)、2.5D/3D封装技术(如硅中介层SiP)、Chiplet技术等,以满足高性能计算和先进应用的需求。 芯片测试: 介绍芯片制造过程中的各种测试环节,包括晶圆测试(Wafer Sort)、成品测试(Final Test)、可靠性测试(Reliability Test)等,以及测试设备和测试方法。 失效分析: 简要介绍集成电路失效分析的基本原理和常用方法,以提高产品质量和可靠性。 第十章 新型器件与未来发展趋势 新材料探索: 讨论二维材料(如石墨烯、MoS2)、III-V族半导体等在未来集成电路中的应用前景。 新兴器件: 介绍铁电存储器(FeRAM)、相变存储器(PCM)、磁性存储器(MRAM)等非易失性存储器技术。 三维集成(3D IC): 深入探讨3D IC的优势,如缩短互连长度、提高集成密度、实现异构集成等,以及其面临的挑战。 异构集成(Heterogeneous Integration): 讨论将不同功能芯片(如CPU、GPU、AI芯片、RF芯片)集成在一起的技术,以实现更优的系统性能。 量子计算与集成电路: 展望量子计算与传统集成电路的结合,以及其对未来计算模式的颠覆性影响。 可持续制造: 关注集成电路制造过程中的环保要求和可持续发展策略。 教学特色与读者对象 本书力求内容准确、逻辑清晰、语言生动,并配以大量插图和示意图,帮助读者更好地理解抽象的工艺流程。本书的教学特色在于: 1. 理论与实践相结合: 在深入阐述理论知识的同时,也穿插了实际生产中的工艺要点和注意事项。 2. 技术前沿性: 重点介绍当前业界最先进的制造技术和未来的发展方向,使读者能够站在行业前沿。 3. 系统性强: 从晶圆制备到封装测试,完整覆盖集成电路制造的各个环节,构建完整的知识体系。 4. 可读性高: 语言力求简洁明了,避免过多深奥的术语,同时通过图示辅助理解。 本书适合高等院校电子科学与技术、微电子学、集成电路工程等专业的本科生、研究生作为教材或参考书,也可作为集成电路设计、制造、封装、测试等领域的工程师及相关从业人员的专业进修读物。通过对本书的学习,读者将能够建立起对现代集成电路制造技术的全面认知,为从事相关领域的研究与工作打下坚实的基础。