具体描述
基本信息
书名:EDA技术与VHDL编程
定价：45.00元
售价：32.9元,便宜12.1元,折扣73
作者:李俊
出版社：电子工业出版社
出版日期：2012-06-01
ISBN：9787121174254
字数：
页码：
版次：5
装帧：平装
开本：12k
商品重量：0.722kg
编辑推荐
《EDA技术与VHDL编程》编著者李俊。EDA技术主要包括大规模可编程逻辑、硬件描述语言、软件开发工具等内容。目前，应用*为广泛的大规模可编程逻辑是复杂可编程逻辑器件CPLD和现场可编程门阵列FPGA；硬件描述语言liDL主要有VHDL、VerilogHDL、ABEL、AHDL、Sy~em Verilog和SystemC等；主流的EDA软件开发工具则有MAX plusII、Quartus II、ispDesignEXPERT、FoundationSeries、1SENSE WebPACKSeries等。本书采用IEEE标准硬件描述语言VHDL对数字电路和系统进行性能描述，以Altera公司的Quartus11软件为集成开发环境，对EDA技术进行了深入、详尽的阐述。
内容提要
《EDA技术与VHDL编程》编著者李俊。《EDA技术与VHDL编程》内容提要：本书主要讲解EDA技术和VHDL硬件描述语言的使用，共10章。内容包括EDA概述，可编程逻辑器件，VHDL硬件描述语言，QuartusII操作指南，VHDL基本逻辑电路设计，VHDL语句进阶，VHDL的属性描述与仿真延时，VHDL层次化程序设计，VHDL的数字系统设计，以及VHDL在通信和DSP系统中的应用。通过大量数字电路和数字系统的案例，给读者演示了VHDL在数字系统设计中充当的角色，以及利用VHDL语言进行数字系统设计的基本步骤和具体方法。本书配有大量的设计实例和实验练习，还针对目前FPGA的主流应用领域如微控制系统、通信系统和DSP系统给出了系统级别的设计实例。力求使读者理解VHDL硬件描述语言的基础知识，掌握数字系统的设计原理、方法和步骤。本书可作为高等院校电子、通信、自动化、计算机等信息工程类相关专业学生的教学用书，也适合于立志自学成才的读者和从事EDA技术应用与研究的专业技术人员使用。
目录
作者介绍
文摘
序言
《数字系统设计与硬件描述语言实践》 前言 在当今快速发展的电子信息时代，数字系统无处不在，从掌上设备到高性能服务器，从智能家居到工业自动化，它们是现代科技的基石。理解和掌握数字系统的设计原理，以及如何利用硬件描述语言（HDL）来高效地实现这些设计，对于投身于集成电路、嵌入式系统、FPGA开发等领域的工程师和研究人员而言，已成为一项至关重要的能力。 本书旨在为读者提供一个全面、深入且实用的数字系统设计指南，重点聚焦于理解数字系统的底层逻辑、设计方法以及如何运用业界主流的硬件描述语言进行高效的建模与实现。我们并非仅仅罗列技术术语，而是致力于引导读者理解设计的“道”与“术”，掌握从概念到代码，再到最终实现的完整流程。本书内容将涵盖数字逻辑基础、现代数字系统设计流程、常用的硬件描述语言及其应用，以及一些高级设计技巧和验证方法。 本书并非一本纯粹的理论书籍，更侧重于实践。我们深知，在数字系统设计领域，动手实践是检验和巩固理论知识的最佳途径。因此，在讲解核心概念的同时，本书将穿插大量的实例，引导读者通过实际操作来加深理解。读者将有机会接触到实际的设计案例，学习如何将抽象的逻辑转化为可执行的硬件描述，并通过仿真和实际硬件实现来验证设计的正确性。 我们相信，通过阅读本书，读者不仅能够建立起扎实的数字系统设计理论基础，更能够掌握将理论知识转化为实际工程能力的技巧。无论您是初学者，还是有一定经验的从业者，都将从本书中获益。我们希望本书能够成为您在数字系统设计道路上的一盏明灯，助您在技术前沿乘风破浪。 第一章：数字系统设计的基石——逻辑电路原理 revisited 在深入探讨现代数字系统设计之前，回顾和巩固基础的逻辑电路原理是必不可少的。本章将带领读者重新审视数字电路的基石，确保读者对逻辑门、布尔代数、组合逻辑和时序逻辑等核心概念有清晰的认识。 1.1 逻辑门与基本逻辑运算： 本节将从最基本的逻辑门（AND, OR, NOT, XOR, NAND, NOR）出发，详细介绍它们的逻辑功能、真值表以及在集成电路中的实现方式。我们将深入探讨布尔代数的基本定律和定理，并展示如何利用这些工具来简化和优化逻辑表达式。 1.2 组合逻辑电路： 组合逻辑电路的输出仅取决于当前输入，不具备记忆功能。本节将重点讲解组合逻辑电路的设计方法，包括逻辑函数的表示（卡诺图、真值表）、逻辑方程的简化以及常用组合逻辑模块（如加法器、减法器、多路选择器、译码器、编码器）的设计。我们将通过实例演示如何从功能需求出发，设计出高效、简洁的组合逻辑电路。 1.3 时序逻辑电路： 时序逻辑电路的输出不仅取决于当前输入，还取决于电路过去的状态，这使得它们具备了“记忆”能力。本节将深入讲解时序逻辑电路的核心概念，包括触发器（RS, JK, D, T触发器）的工作原理、状态转换图和状态表。我们将重点分析同步时序逻辑电路的设计，如寄存器、计数器（异步/同步）、移位寄存器等。同步时钟的概念及其在时序电路设计中的作用将得到详细阐述。 1.4 有限状态机（FSM）： 有限状态机是描述时序逻辑系统行为的强大工具。本节将介绍Mealy型和Moore型有限状态机的区别与联系，学习如何构建状态图和状态表，以及如何将FSM转化为实际的硬件电路。我们将通过实际例子，如简单的交通灯控制器、序列检测器，来演示FSM的设计和实现过程。 1.5 逻辑电路的分析与综合： 本节将介绍如何对已有的逻辑电路进行分析，理解其功能和时序特性。同时，我们将探讨逻辑综合的基本概念，即如何将高层次的功能描述转化为底层的逻辑门级网表。 第二章：现代数字系统设计流程与方法 在掌握了逻辑电路的基础之后，本章将带领读者进入现代数字系统设计的流程和方法论。我们将探讨当前业界主流的设计流程，以及如何选择和运用合适的工具和技术来高效地完成复杂的数字系统设计。 2.1 设计流程概览： 本节将详细介绍数字系统设计的典型流程，包括需求分析、系统架构设计、模块划分、逻辑设计、仿真验证、综合、布局布线、时序分析以及最终的物理实现。我们将强调在每个阶段的关键考虑因素和常见挑战。 2.2 层次化设计与模块化： 复杂系统需要分解成更小的、可管理的模块。本节将深入讲解层次化设计和模块化的重要性，以及如何有效地进行模块划分，实现代码复用和团队协作。 2.3 抽象层次： 数字系统设计存在不同的抽象层次，从行为级到寄存器传输级（RTL）再到门级。本节将解释不同抽象层次的特点、优势以及它们在设计流程中的作用。 2.4 设计方法学： 我们将介绍面向设计的各种方法学，包括自顶向下设计和自底向上设计，以及如何根据项目需求选择合适的设计策略。 2.5 验证的重要性与策略： 验证是数字系统设计中至关重要但耗时耗力的环节。本节将强调验证的必要性，并介绍常用的验证策略，如功能验证、性能验证和形式验证。我们将初步探讨仿真验证、测试平台搭建的基本概念。 2.6 综合与适配： 了解逻辑综合的原理和过程，以及综合工具如何将RTL代码转化为门级网表。同时，探讨不同目标平台（如FPGA, ASIC）对综合结果的影响。 第三章：硬件描述语言（HDL）基础与建模 硬件描述语言是现代数字系统设计的核心工具。本章将重点介绍业界两大主流HDL——Verilog和VHDL的基础知识，并讲解如何利用它们来描述数字硬件的行为和结构。 3.1 HDL的概述与选择： 介绍硬件描述语言的作用，为何需要HDL，以及Verilog和VHDL的起源、特点和主要区别。为读者提供选择HDL的参考依据。 3.2 Verilog基础： 3.2.1 语法与数据类型： 学习Verilog的基本语法，包括模块定义、端口声明、信号类型（wire, reg）、参数、运算符等。 3.2.2 行为级建模： 讲解如何使用`always`块、`assign`语句来描述硬件的行为。重点介绍时序控制（`posedge`, `negedge`, `delay`）和敏感列表。 3.2.3 数据流建模： 学习使用`assign`语句实现连续赋值，描述组合逻辑。 3.2.4 结构级建模： 讲解如何实例化其他模块，构建模块间的连接，描述硬件的结构。 3.2.5 常用Verilog结构： 介绍`if-else`, `case`, `for`循环等语句在Verilog中的应用。 3.3 VHDL基础： 3.3.1 VHDL的结构与元素： 介绍VHDL的实体（Entity）、结构（Architecture）、端口（Port）、信号（Signal）、常量（Constant）等核心概念。 3.3.2 数据类型与运算符： 学习VHDL的标准数据类型（如`std_logic`, `integer`, `boolean`）以及各种运算符。 3.3.3 行为建模： 讲解如何使用进程（Process）来描述硬件的行为，包括时序控制（`rising_edge`, `falling_edge`）和条件语句（`if-then-else`, `case`）。 3.3.4 数据流建模： 学习使用并发赋值语句（`<=`）实现数据流建模。 3.3.5 结构建模： 介绍如何实例化组件（Component）来实现结构化设计。 3.3.6 VHDL的标准库： 讲解`IEEE.STD_LOGIC_1164`等常用VHDL库的使用。 3.4 两种HDL的比较与转化： 简要对比Verilog和VHDL在建模风格、语法特性上的差异，并指导读者如何理解和转化两种语言编写的代码。 第四章：HDL中的时序逻辑与状态机建模 本章将专注于如何利用HDL来精确地建模时序逻辑电路和有限状态机，这是实现复杂数字系统功能的核心。 4.1 HDL中的触发器与寄存器建模： 4.1.1 Verilog： 演示如何使用`always @(posedge clk)`语句来创建D触发器、寄存器，以及如何实现带有使能（enable）和复位（reset）功能的寄存器。 4.1.2 VHDL： 演示如何使用`process(clk)`和`rising_edge(clk)`来创建D触发器、寄存器，以及带有使能和复位功能的寄存器。 4.2 HDL中的计数器设计： 4.2.1 Verilog： 实现异步和同步计数器，包括加法计数器、减法计数器、可预置计数器等。 4.2.2 VHDL： 实现同步和异步计数器，并展示如何处理计数溢出等情况。 4.3 HDL中的移位寄存器： 演示SISO, SIPO, PISO, PIPO移位寄存器的HDL建模。 4.4 有限状态机（FSM）在HDL中的实现： 4.4.1 Verilog： 分步讲解如何将状态图转化为Verilog代码，包括状态寄存器、下一状态逻辑和输出逻辑的实现。强调编码风格和综合优化。 4.4.2 VHDL： 分步讲解如何在VHDL中实现Mealy型和Moore型FSM，包括状态的定义、状态转移逻辑和输出逻辑。 4.5 FSM设计的注意事项： 讨论状态编码（二进制、独热码、格雷码）对综合和时序的影响，以及如何避免亚稳态。 第五章：组合逻辑电路的高效HDL建模 本章将聚焦于如何利用HDL来高效地描述和实现各种组合逻辑电路，确保设计的性能和资源利用率。 5.1 Verilog中的数据流建模： 深入讲解`assign`语句的用法，如何描述逻辑门、多路选择器、优先级编码器等。 5.2 VHDL中的并发赋值： 学习如何使用并发赋值语句来描述组合逻辑，包括逻辑门、多路选择器等。 5.3 算术运算的HDL实现： 5.3.1 Verilog： 实现加法器、减法器、乘法器、除法器。讲解溢出处理和符号数表示。 5.3.2 VHDL： 实现各种算术逻辑单元，并介绍VHDL中内置的算术运算符。 5.4 常用组合逻辑模块的设计： 5.4.1 译码器与编码器： Verilog和VHDL实现BCD译码器、7段数码管译码器、优先编码器等。 5.4.2 多路选择器与分路器： 演示如何灵活地实现多路选择器和数据分路功能。 5.5 组合逻辑中的竞争与冒险现象： 解释竞争和冒险现象的产生原因，以及如何通过HDL建模和综合优化来避免或消除它们。 第六章：HDL仿真与验证基础 本章将介绍数字系统设计的关键环节——仿真与验证。我们将学习如何编写测试激励，创建仿真环境，以及对设计的正确性进行初步的验证。 6.1 仿真器的作用与原理： 简要介绍逻辑仿真器的工作原理，以及它在数字设计流程中的地位。 6.2 测试平台的概念与搭建： 6.2.1 Verilog Testbench： 学习如何编写Verilog testbench，包括实例化被测模块（DUT），产生输入激励，监测输出信号，以及定义仿真结束条件。 6.2.2 VHDL Testbench： 学习如何在VHDL中构建testbench，包括实体声明、架构实现、时钟生成以及结果检查。 6.3 激励生成技术： 介绍不同的激励生成方法，如循环、随机激励、序列激励等。 6.4 信号监测与波形分析： 学习使用仿真工具提供的波形查看器来分析仿真结果，找出设计中的错误。 6.5 断言（Assertions）的基础： 简要介绍在仿真中如何使用断言来检查设计的某些属性。 6.6 常用仿真命令与流程： 介绍在主流仿真器（如ModelSim, VCS, Vivado Simulator）中的基本仿真命令和工作流程。 第七章：FPGA与ASIC设计流程简介 本章将对FPGA（现场可编程门阵列）和ASIC（专用集成电路）的设计流程进行简要介绍，帮助读者理解HDL代码最终如何转化为实际的硬件。 7.1 FPGA概述与架构： 介绍FPGA的基本组成（LUTs, Flip-flops, DSPs, BRAMs）以及其工作原理。 7.2 FPGA设计流程： 7.2.1 综合（Synthesis）： 了解综合工具如何将HDL代码映射到FPGA的逻辑资源。 7.2.2 实现（Implementation）： 讲解布局（Place）和布线（Route）过程，即将逻辑单元和连接映射到FPGA的具体物理位置。 7.2.3 生成比特流（Bitstream）： 介绍如何生成FPGA的配置文件，并加载到FPGA器件中。 7.2.4 时序约束与分析： 强调时序约束的重要性，以及如何通过时序分析来确保设计满足时序要求。 7.3 ASIC设计流程简介： 简要介绍ASIC设计与FPGA设计的区别，包括物理设计、后端流程（如版图设计、版图验证）等。 7.4 综合工具与FPGA厂商： 介绍常用的综合工具（如Synopsys Design Compiler, Cadence Genus）和主流FPGA厂商（如Xilinx, Altera/Intel）。 第八章：高级HDL建模与设计技巧 本章将深入探讨一些高级的HDL建模技术和设计技巧，以帮助读者编写出更高效、更可读、更易于综合的代码。 8.1 参数化设计与生成器： 学习使用`parameter`（Verilog）或`generic`（VHDL）来创建可配置的模块，实现代码的灵活性和复用性。 8.2 管道化（Pipelining）技术： 讲解如何通过引入流水线寄存器来提高电路的吞吐量和工作频率。 8.3 异步电路设计简介： 简要介绍异步电路的概念、优势和挑战，以及在HDL中建模异步电路的基本方法。 8.4 IP核（Intellectual Property）的使用： 介绍IP核的概念，以及如何在设计中集成预先设计好的IP核（如DDR控制器、PCIe接口）。 8.5 代码风格与可读性： 强调良好的代码风格、命名规范和注释的重要性，这对于团队协作和后期维护至关重要。 8.6 综合友好的HDL设计： 讲解在编写HDL代码时需要避免的常见陷阱，以确保代码能够被综合工具有效地处理，生成高效的硬件。例如，避免使用不可综合的Verilog构造，以及正确使用VHDL的并发赋值。 第九章：数字信号处理（DSP）基础与HDL实现 本章将介绍数字信号处理（DSP）的一些基本概念，以及如何利用HDL来实现常见的DSP算法。 9.1 DSP基础概念： 介绍采样、量化、数字滤波器（FIR, IIR）等基本概念。 9.2 FIR滤波器在HDL中的实现： 演示如何利用HDL实现有限冲激响应（FIR）滤波器，包括乘累加（MAC）操作和数据延迟。 9.3 IIR滤波器在HDL中的实现： 简要介绍无限冲激响应（IIR）滤波器，并探讨其在HDL中实现的挑战。 9.4 FFT/IFFT简介与硬件实现考量： 简要介绍快速傅里叶变换（FFT）及其逆变换（IFFT），并讨论在硬件中实现FFT的常用算法和挑战。 9.5 DSP模块在FPGA上的应用： 介绍FPGA中专用的DSP Slice/Block的作用，以及如何高效地利用它们来加速DSP运算。 第十章：嵌入式系统中的数字逻辑设计 本章将探讨数字逻辑设计在嵌入式系统开发中的应用，重点关注微控制器外设接口和系统集成。 10.1 微控制器（MCU）与FPGA的协同设计： 介绍MCU和FPGA在嵌入式系统中的不同角色，以及如何将它们集成在一起。 10.2 常见外设接口的HDL实现： 10.2.1 UART（通用异步收发器）： 讲解UART协议，并演示其在HDL中的实现。 10.2.2 SPI（串行外设接口）： 讲解SPI协议，并演示其在HDL中的实现。 10.2.3 I2C（集成电路总线）： 讲解I2C协议，并演示其在HDL中的实现。 10.3 存储器接口设计： 学习如何与SRAM, SDRAM等外部存储器进行接口通信。 10.4 总线接口设计： 简要介绍AMBA（Advanced Microcontroller Bus Architecture）总线族的APL, AHB, AXI等协议，并探讨如何在HDL中实现简单的总线接口。 10.5 嵌入式系统中的片上系统（SoC）设计： 介绍SoC的概念，以及HDL在构建SoC中的作用。 附录 附录A： Verilog常用关键词速查表 附录B： VHDL常用关键词速查表 附录C： 常用逻辑符号与表达式 附录D： 推荐的在线学习资源与工具 结语 数字系统的设计是一个充满挑战但也极具成就感的领域。本书力求为读者提供一个坚实的基础和实用的指导，帮助您在这个快速发展的技术领域中不断进步。我们希望本书能够成为您学习和实践数字系统设计旅程中的可靠伙伴。持续的学习和实践是精通任何技术的关键，我们鼓励您在阅读本书的同时，积极动手实践，探索更广阔的设计天地。
